一种S波段频率源设计与实现.docVIP

一种S波段频率源的设计与实现 　　摘要：介绍一种S波段频率合成器的工作原理和这种频率合成器的设计过程，并详细阐述该系统的设计方案和工程实现，最终输出结果达到了设计的要求。 　　关键词：频率合成；S波段；相位噪声；杂散 　　中图分类号：TN7 　　文献标识码：A 　　文章编号：1671－7597(2010)0720036－01 　　 　　S波段信号日益被广泛应用，在测试过程中对s波段频率源的性能提出了越来越高的要求，设计具有高稳定度、低成本、低相噪、低杂散指标的频率源也成为开发者面临的一个重大课题。频率合成技术是实现这一目标的有效方法。频率合成的方法主要有四大类：直接频率合成、锁相频率合成、直接数字合成(DDS)和混合式合成。本文利用锁相频率合成的方法获得高频率稳定度、低相噪、低杂散的2.1G～2.7GHz时钟频率。 　　 　　1　数字锁相式频率合成的基本原理 　　 　　锁相式频率合成器是一种建立在相位负反馈基础上的闭环控制系统，它主要由鉴相器、环路滤波器、压控振荡器组成，其原理如图1所示，由高稳定的晶体振荡器提供的输入参考信号与压控振荡器的输出信号经过鉴相器，产生一个对应于两个信号相位差的误差电压，误差电压经环路滤波器滤除其中的高频分量和噪声，并向VCO输送一个控制电压去调整压控振荡器的频率。当环路锁定时输入参考信号与压控振荡器的输出信号频差为零，相位差不再随时间变化，这时误差电压为一固定值，环路进入锁定状态。锁相式频率合成器对相位噪声和杂散等具有很好的抑制作用，而且调试简单，因而目前被广泛应用于许多领域。 　　 　　 　　2　S波段频率合成器的设计 　　 　　根据锁相环的基本原理，结合锁相环式点频频率源的设计经验，我们所设计的s波段频率源系统如图2所示，其中压控振荡器采用ROS-3000Y来实现，基准振动源直接由10MHz晶振单元产生，可控分频器与鉴相器由ADI公司研制的锁相集成电路ADF4113充当，它的最大RF频率可达4GHz，满足设计要求；低通滤波器由型滤波器电路实现，低通放大电路选用AD822担当，鉴相器的配置相对简单，单片机选用ATMEL公司的AT89C2051担当。接下来就系统的压控振荡器、鉴相器与可编程分频器等关键性环节作进一步的阐述。 　　 　　2.1 ADF4113的工作原理 　　ADF4113是美国ADI公司生产的一款高性能锁相频率合成芯片，它由1个数字鉴相器、1个高精度电荷泵、1个可编程参考分频器R、1个可编程A、B计数器及1个双模分频器(P／P+1)组成。ADF4113从外部输入的信号只有标准频率源信号和控制信号。标准频率源信号经过耦合电路差分输入到ADF4113后，经14位的R分频器得到鉴相基准频率送到鉴相器。控制信号由时钟信号CLK、数据信号DATA和使能信号LE组成。在CLE的控制下，由串口输入24位数据信号暂时存放在24位输入寄存器中，在接到LE后，先前输入的24位数据根据地址位到达对应的锁存器，当ADF4113收到反馈回来的输出频率后，首先通过预引比例因子P经A、B分频器，得到分频以后的反馈信号，输入到锁相器，与分频以后的标准频率源信号在鉴相器中比较，输出低频控制信号以控制外部VCO的频率，使其锁定在参考频率的稳定度上。 　　 　　2.2编程控制与可编程分频器设计 　　ADF4113的数字部分包括一个24位输入移位寄存器、一个14位R计数器和一个19位N计数器(包A、B计数器)，图3给出了数据输入的时序图。数据(DTDA)在每个时钟(CLK)的上沿从MSB(最高有效位)开始，依次写入24位寄存器中，直到LSB位写入完成之后，由来自LE的上升沿将存储在24位移位寄存器中的数据一次性锁存入目标寄存器(包括R计数锁存器、N计数锁存器、功能锁存器以及初始化锁存器)，接着再进行下一个目标寄存器的初始化工作。目标寄存器的选择由移位寄存器中的最末两位DB1、DB0来决定。 　　设置其为数字锁定输出状态，当系统锁定时输出高电平，提供锁定状态检测信号给单片机，待鉴相器信号一路来自压控振荡器VCO，另一路来自基准振动源，被锁定信号由前一级放大电路提供。锁定频率按公式=[(P×B)十A]×R计算。其中是鉴相器工作基准频率，R是对应于基准频率的13位计数器设定值，B是对应于待锁定信号的可配置6位、13位分频器计数值，P为预设分频模值。关于P值的选取，电路提供有8、16、32、64四种选择，依据／P的值要小于200MHz，A、B计数器才能正常工作，本次设计的待锁定信号载频是2.1～2.7GHz范围内的每个值。按照上述原则，可选定的值有16、32、64，考虑到A为6位计数器，我们确定P的值为64，基准频率取10MHz，频率源频率步进间隔为1.25MHz，为了得到1.25M