基于ARM和MVB车辆总线控制器设计.docVIP

基于ARM和MVB车辆总线控制器设计 　　摘 要：文章介绍了MVB整个系统的方案和架构，对系统的硬件和软件的实现进行了详细描述。同时提出了采用FPGA来实现MVB控制器MVBC的方案，从而实现物理层和数据链路层的功能，并且为上层应用提供硬件平台。通过软硬件的测试，该系统现已成功运行在列车控制系统中。实践证明该方案比购买MVB专用处理芯片节省很多成本，也避免了技术上受制于人，为该领域积累了宝贵的应用经验。 　　关键词：多功能车辆总线；FPGA；MVB控制器 　　引言 　　随着近几年轨道交通的发展，现代列车都更趋于高速、舒适和自动化，因此，现代列车正常运行需要很多的信息，比如车辆运行状态、乘客信息等。而这些信息需要在各个车辆之间直接进行传输。怎样将这些信息安全、快速并准确的在整个列车上传输，已经成为新列车研发中面临的一个重要问题。 　　MVB 是列车设备之间传送和交换数据的通信标准。总线上的各个设备可能在功能、尺寸、性能上互不相同，但都和MVB总线相连，利用MVB总线来进行信息交换，组成一个完整的通信网络。MVB专用芯片必须依靠进口，价格较高，不利于在国内的列车控制及工业控制领域进行推广。因此推出拥有自主知识产权的MVB控制器十分必要。 　　1 总体方案设计 　　车辆总线控制器由硬件和软件两个模块组成。MVB的OSI 模型及其实现如图1所示。 　　硬件部分由嵌入式处理器、通信子模块、I/O模块等；软件部分包括软件开发平台，应用编程接口（API），用来屏蔽具体硬件特性的板级支持包（BSP）。其中由硬件来实现OSI中物理层和链路层，由软件实现其他各层。 　　根据车辆总线控制器应该能满足实时处理紧急情况的需求，为此车辆总线控制器中选用了Vxworks操作系统。同时基于控制器的工作环境和处理性能的需要，系统选用了工业级别的ARM 处理器AT91M40800。AT91M40800基于ARM7TDMI内核，集成高性能的32位RISC处理器、16位压缩指令集、8KB片上SRAM、可编程外部总线接口（EBI）、3通道16位计数器/定时器、32个可编程I/O口、中断控制器、2个USART、看门狗定时器、主时钟电路和DRAM时序控制电路，高级节能电路；可支持JTAG调试，主频可达到40MHz。 　　系统中，MVB控制器（简称MVBC）是控制MVB各个物理设备之间联系的模块。MVBC用来实现MVB数据帧的编纠错和解码等功能，因此本系统中MVBC是最关键的模块。考虑到系统需求、成本，供货情况等因素，选择了Altera公司的CycloneII系列FPGA来实现。 　　根据系统总体方案设计和选型，进行的系统硬件和软件设计。具体系统硬件构架见图2，软件构架如图3所示。 　　这里，TrafficMemory（TM）是实现处理器和MVBC之间通讯数据交换，在TM地址空间存储了所有软件和MVBC要交换的控制信息和数据，处理器和MVBC都是可访问这个地址空间的。访问TrafficMemory示意图如图4所示。 　　2 系统硬件电路设计 　　系统硬件设计包括MVBC的FPGA实现和MVB总线的板级设计，其中最关键的是MVBC模块的设计，MVBC组成框图如图5所示。 　　从图5可以看成，MVBC包含编码器、发送缓冲区、译码器、接收缓冲区、报文分析单元、状态控制寄存器已经主控单元等功能模块组成。 　　编码器用来把信号变成曼彻斯特编码，将数据帧传送出去。发送缓冲区放置将要发送的数据和CRC值。译码器将接收信号曼彻斯特译码，进行数据提取和数据错误检测。接收缓冲区放置接收数据和CRC结果。报文分析单元检测主帧和从帧报告超时，帧误检测、错误状态。状态控制寄存器用来配置MVBC。主控单元支持MVBC作为主设备或者从设备工作，支持队列消息传送。地址逻辑对访问的输入地址进行解析；产生MVBC访问TM的地址。系统通过时钟产生电路为系统提供MVBC的工作时钟和计算器。通用定时器可以产生两个定时输出信号，同时可以给系统提供同步信号。 　　3 系统软件设计 　　MVB系统中，有监视数据，消息数据和过程数据三种不同的数据，图6为MVB系统软的件模块设计。 　　4 软硬件的调试 　　系统中过程数据周期性发送，通讯机制如下： 　　在发送方，过程变量通过应用模块发送给过程数据处理模块，过程数据处理模块依据设置，定期刷新TM中的相应逻辑端口的数据，发送方软件的任务完成。发送方定时发出主帧，经过解码，获得逻辑端口的相应值，查询TM相应逻辑端口的发送设置后，将MVBC设置为发送状态，逻辑端口的数据作为过程数据从帧从编码器发送出去，如图7所示。 　　在接收方，接收过程与发送过程相反，接收总线管理器BA定时发出主帧，经过译码器解码，获得相应逻辑端口的值，通过查询TM相