组成的设计报告 十进制计数器.doc

计算机组成原理 课程设计报告 专 业 计算机科学与技术 班 级 0901 学 号 2009115010121 姓 名 汪敏 指 导 教 师 杨维均 时 间 2011.12 湖 北 师 范 学 院 计 算 机 科 学 与 技 术 学 院 两位十进制加法计数器 一、实验目的与要求 1、学习用集成触发器构成计数器的方法 2、掌握中规模集成计数器的使用及功能测试方法 二、实验题目 设计一个0～99计数显示电路，具有加减、清零、预置数功能。 三．实验器材 2个数码管，2个74KS248,2个74LS192（1）,1个74LS00()，一个面包板,及若干电阻和电线。 四．实验原理 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。 计数器种类很多。按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。根据计数制的不同，分为二进制计数器，十进制计数器和任意制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程序功能计数器等等。目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。使用者只要借助于器件手册的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。 1、计数器的级联使用 一个十进制计数器只能表示0~9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。 同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。 图3是由CC4019利用进位输出控制高一位的CPU端构成的加计数级联图。 图3 CC40192级联电路 2、实现任意进制计数 （1）用反馈清零法获得任意进制计数器 假定已有N进制计数器，而需要得到一个M进制计数器时，只要MN，用反馈清零法使计数器计数到M时置“0”，即获得M进制计数器。如图4所示为一个由CC40192十进制计数器接成的十进制计数器。 3.下面为192的引脚图： 图中——异步置数端 ，CPU----加计数端 ，CPD——减计数端 ，——非同步进位输出端，——非同步借位输出，A、B、C、D——计数器输入端，QA、QB、QC、QD——数据输出端，RD——异步清零端。 CC40192（功能同74HC192）的功能如表1，说明如下： 当清零端RD为高电平“1”时，计数器直接清零；RD置低电平则执行其它功能。 当RD为低电平，置数端也为低电平时数据直接从置数端A、B、C、D置入计数器。 当RD为低电平，为高电平时，执行计数功能。执行加计数时，减计数端CPD接高电平，计数脉冲由CPU输入；在计数脉冲上升沿进行8421码十进制加法计数。执行减计数时，加计数端CPU接高电平，计数脉冲由减计数端CPD输入，表2为8421码十进制加、减计数器的状态转换表。 表1 输入 输出 D C B A 1 × × × × × × × 置0 1 1 0 0 × × d c b a 置数 0 1 1 1 × × × × 保持 0 1 1 × × × × 加计数 1 1 0 1 0 1 × × × × 1 0 0 1 0 1 0 1 1 × × × × 减计数 0 1 1 0 × × × × 0 0 0 0 1 0 表2 加法计数器 输入脉冲数 0 1 2 3 4 5 6 7 8 9 输出 QD 0 0 0 0 0 0 0 0 1 1 QC 0 0 0 0 1 1 1 1 0 0 QB 0 0 1 1 0 0 1 1 0 0 QA 0 1 0 1 0 1 0 1 0 1 减法计数 4. 下面为248的引脚图 十进数 或功能 输入 BI/RBO 输出 LT RBI D C B A a b c d e f g 0 1 2 3 H H L L L L H × L L L H H × L L H L H × L L H H H H H H H H H H H H