基于FPGA通用型FIR数字滤波器研究与设计.docVIP

基于FPGA通用型FIR数字滤波器研究与设计 　　摘要：FIR数字滤波器的实现是基于加法器和乘法器，通过延迟将输入信号与固定的抽头系数相乘累加得到滤波结果，其中滤波系数是已知的数值，当我们需要一个固定阶数系数的值不固定时，我们就需要将滤波的系数通过外部输入的方式再与输入信号相乘。对于FIR数字滤波器的通用型的研究是基于传统的串行FIR数字滤波器的结构进行改造，使用VerilogHDL语言在QuartusII和Modelsim软件里面进行设计和仿真。结果表明基于FPGA的通用FIR数字滤波器的设计是可行的。 　　关键词：加法器；乘法器；串行FIR数字滤波器；串行结构；通用型FIR数字滤波器 　　中图分类号：TN713+.7 　　文献标识码：A 　　DOI：10.3969/j.issn.1003-6970.2015.06.023 　　本文著录格式：张震，基于FPGA的通用型FIR数字滤波器的研究与设计叮].软件，2015，36（6）：125-128 　　ResearchandDesignofUniversalFIRDigitalFilterBasedonFPGA 　　ZHANGZhen 　　[Abstract]：FIRdigitalfilterisrealizedbasedonaddersandmultipliers.Bydelayingthemultiplicationaccumulationoftheinputtedsignalandthefixedtapcoefficients，thefilterresultsareobtained.Thefiltercoefficientisknown.Whenafixedordernumbercoefficientvalueisnotfixed，weneedtomultiplythefiltercoefficientsthroughexternalinpulwiththeinputsignal.ResearchonuniversaltypeofFIRdigitalfilterisbasedontraditionalserialFIRdigitalfilterstructuretransformation，usingVerilogHDLlanguageinquartusandModelsimsoftwarefordesignandsimulation.TheresultsshowthatthedesignofgeneralFIRdigitalfilterbasedonFPGAisfeasible. 　　[Keywordsl：Adder；Multiplier；FIRdigitalfilter；Serialstructure；GeneralFIRdigitalfilter 　　0引言 　　研究人员自20世纪中期以来不断的研究与发现，并且提出了一整套关于数字滤波器的相关理论。数字滤波器[1-3]是对输入的数字信号进行相应的累乘加运算得到输出的滤波信号的处理。利用FIR数字滤波器可以将不同的信号进行处理，从而提取出我们需要的信号而过滤掉干扰信号。不同的实现方法可以分为FIR数字滤波器和IIR数字滤波器[4]。由于FIR数字滤波器是可以实现线性相位的，并且它的单位冲击响应为有限长，因此FIR数字滤波器的系统是总是稳定的[5]。对于数字滤波器具有很强的稳定性、高精度性、灵活性等等比较优秀的特点，随着数字滤波技术的不断发展，FIR数字滤波器在信号处理、数字图像处理以及通信领域等等应用也是十分的广泛[6]。 　　FIR数字滤波器的系数的实现有两种方式，一种方式是可编程型的，另一种则是固定型的.对于可编程的系数实现使用起来比较的灵活，固定型的有利于实现高速度和低功耗的系统实现，本文使用的是可编程的。 　　对于阶数为N的FIR数字滤波器的实现，它的表达式为： 　　在实现FIR数字滤波器的方法中，使用FPGA的硬件实现可以使得FIR数字滤波器具有速度快的优点。但是对于阶数越多实现的FIR数字滤波器消耗的硬件资源也是比较多的，因此本文实现的通用型FIR数字滤波器是以低阶的方式来实现和验证的。 　　1FIR数字滤波器的基本原理 　　1.1滤波器的一般表示方式 　　对于FIR数字滤波器的数学表达式也可以表示成[7]： 　　式（1）中：N-滤波器的阶数；h（n）-第n级的抽头系数（单位脉冲响应）；x（n）-第n时刻的输入信号。FIR数字滤波器的h（n）单位脉冲响应是有限长的，也就是FIR数字滤波器是一个有限长的序列与输入信号的乘积累加和实现的，从式（1）中可以看出FIR数字滤波器是由一个加法器和乘法器的集合构成的，对于每一次的采样都要进行N次的乘法和（N-l）次的加法运算。其中的