基于FPGA快速中值滤波算法.docVIP

基于FPGA快速中值滤波算法 　　（大连理工大学 计算机科学与技术系， 辽宁 大连 116023） 　　摘 要：针对传统中值滤波算法排序量多、速度慢的缺点，提出了一种基于FPGA的中值滤波快速算法。充分利用两个相邻滤波窗口中的相关排序信息，随着一列新像素的移入，同时更新已有的排序信息，从而完成中值滤波处理。该算法将每个窗口查找中值的比较次数降到很低，达到了快速抑制噪声及保持图像细节的目的。 　　关键词：现场可编程门阵列；中值滤波；Verilog；实时图像处理 　　中图分类号：TP391 文献标志码：A 　　 文章编号：1001?B3695(2009)01?B0224?B03 　　 　　FPGAbased algorithm of fast median filter 　　WANG Yuxin,HE Yuanyuan,GUO He,LONG Zhu 　　（Dept. of Computer Science Technology, Dalian University of Technology, Dalian Liaoning 116023, China） 　　Abstract:In order to solve the problem that the speed of classical median filter was slow because of a lot of sorting,this paper proposed a new algorithm of median filter based on FPGA. It made full use of the coherence of data adjacent windows and completed the median filter processing by adding the new column of pixels while updating the rest of the arranged pixels. The algorithm can reduce the number of comparisons, and achieve the goal of noise suppression and image details keeping in a fast speed. 　　Key words:FPGA; median filter; Verilog; realtime image processing 　　中值滤波是一种非线性滤波方法，既可以消除随机噪声和脉冲干扰又可以很大程度地保留图像的边缘信息，近年来在图像平滑和数据分析与处理等多个领域中得到广泛应用。随着微电子技术与工艺的迅猛发展，现场可编程门阵列(FPGA)以其可编程性、低成本性、高逻辑密度和高可靠性，得到了越来越广泛的应用。本文介绍了一种高效中值滤波器的设计及其在FPGA上的实现方案，并用Xilinx公司的开发工具ISE 8.2和Verilog硬件开发语言进行了仿真验证。?? 　　1 传统中值滤波原理?? 　　传统中值滤波算法[1，2](TMF)的基本原理是通过对一幅图像中每一个合法像素点邻域中的像素按灰度级进行排序，然后选择该组的中间值作为输出像素值。传统中值滤波可以定义为?? 　　g(x，y)=median{f(x-i，y-j)} (i，j)∈W 　　其中：g(x，y)和f(x-i，y-j)分别为输出和输入像素灰度值；W为模板窗口。模板窗口W可以取线状、方形、十字形、圆形等。?? 　　在传统算法中，需要对邻域内所有像素进行排序获得其中值。排序的过程就是对像素进行比较和交换的过程。序列中像素之间的比较次数是影响排序速度的重要原因。传统中值滤波算法随着窗口的移动，需要大量的比较运算。对于一个像素数为N的窗口数列，需要执行N(N-1)/2次像素比较操作，时间复杂度为O(N2)。以3×3方形窗为例，对一幅128×128的灰度图像进行中值滤波处理，共需要处理16 384个像素，对每个像素点及其邻域取中值需要进行36次比较排序运算。可见，传统中值滤波算法虽然比较简单，但是运算量大，在FPGA中实现时需要消耗大量片上资源，速度慢，无法满足实时性要求。?? 　　2 算法分析?? 　　 针对传统实现中值滤波方法的缺点，文献[3]中应用快速排序算法，以滤波窗口中所有元素值的平均值为界进行划分(FSMF)。每次选取大集合以其均值进行划分，直到分解的两个集合元素个数均小于滤波子窗口总元素个数的一半，再对两个子集合之一进行快速排序。虽然可以减少比较次数，但时间复杂度仍然是O(N ln N)。?? 　　朱捷等人[4]提出了一种不完全排序的思想(NSMF)。对窗口像