基于SoC FPGAMIPS处理器验证平台设计.docVIP

基于SoC FPGAMIPS处理器验证平台设计 　　摘 要 随着集成电路制程工艺的迅猛发展，数字集成电路复杂度越来越高，这对集成电路的验证带来了严峻挑战。相比软件仿真，数字芯片采用FPGA进行逻辑验证，可以大大提高验证的速度。近年来，SoCFPGA的出现对于验证平台的设计提供了一种新的启发。本文提出一种基于SoCFPGA的MIPS处理器验证平台的设计。采用ZYNQ芯片中的ARM主处理器实时控制监测MIPS从处理器的运行状态，来达到验证MIPS处理器的目的。同时ARM主处理器运行Linux操作系统，在不需要断电重新配置的情况下，通过执行不同的C程序实现不同功能的验证，大大提高了MIPS处理器的验证效率。 　　【关键词】验证 SoCFPGA MIPS ARM 　　1 引言 　　随着集成电路制程工艺水平的不断提高，在现代集成电路设计中，ASIC芯片的复杂程度与集成规模与日俱增，这为ASIC芯片的验证过程带来了严峻的挑战。芯片验证的目的是为了保证电路的逻辑功能与性能满足设计要求，其贯穿了整个芯片的设计过程。保证一次性流片成功，是芯片验证的最高目标，如果流片失败，不但会造成昂贵的流片费用损失，还会造成产品的推迟上市。整个芯片设计周期中，芯片验证已经占70%以上。这些因素都证明了芯片验证的极其重要性，实现高效且低成本的验证显得尤为重要。目前大多数模块的逻辑仿真主要采用加入工艺库的软件仿真，而系统级的芯片逻辑验证由于电路规模较大，软件仿真的速度与覆盖率已经不能满足设计周期要求。FPGA（Field-Programmable Gate Array），在ASIC芯片逻辑验证过程中是一种很有效的补充。由于FPGA的可重配置性，降低了流片失败可能带来的损失，加快了验证速度。 　　近年来，Xilinx推出了新一代嵌入ARM硬核的SoC FPGA―ZYNQ系列，相比传统FPGA中使用软核通用处理器性能提高很多，且不占用FPGA有限的逻辑资源和布局布线资源。本文利用ZYNQ芯片中嵌入ARM硬核的优势，提出了一种基于SoC FPGA的验证平台，通过使用ARM处理器做为主处理器，MIPS处理器作为从处理器，从而来对MIPS处理器设计过程进行验证。 　　2 ZYNQ简介 　　ZYNQ-7000是Xilinx推出的新一代全可编程片上系统（All Programmable SoC），其中我们采用的ZC706开发套件的ZYNQ芯片包含一颗可配置的双核ARM Cortex A9处理器（Processing System，PS部分），和基于28nm工艺的Xilinx FPGA（Programmable Logic，PL部分），我们将其称为SoC FPGA。其中PS部分可以用于通用型流水线计算，由于其已经集成在芯片上，不需要占用FPGA的逻辑资源和布局布线资源，而且性能很高。PL部分可以用于实现某些特殊算法的硬件加速与硬件扩展，PL部分可以实现并行计算，能够比通用处理器快6-8个数量级以上，而且PL部分的可重构性，能够灵活实现各种特殊算法的硬件加速。PS部分与PL部分通过芯片内AMBA总线实现连接，带宽很高，满足了某些苛刻环境下的带宽要求。 　　3 MIPS处理器验证平台设计 　　本文提出一种基于SoC FPGA（Xilinx ZYNQ）的MIPS处理器验证平台的设计。将PS部分的ARM处理器作为主处理器，MIPS处理器在PL部分实现，其中ARM?理器上移植Linux操作系统，配置交叉编译环境，在运行过程中ARM处理器实时监控MIPS处理器的工作状态，以此达到验证MIPS处理器功能的目的。 　　3.1 基于SoC FPGA的原型系统验证架构 　　基于SoC FPGA的原型系统验证架构如图1，整体架构的设计思想如下： 　　（1）首先上电后MIPS处理器处于复位状态。ARM主处理器通过AXI-Lite接口，将MIPS处理器运行过程中所需要的指令和初始化数据，从系统内存写入到Distributed RAM中。 　　（2）写入完成后，ARM主处理器通过AXI-Lite接口，写入MIPS处理器启动命令，结束MIPS 处理器的复位状态。MIPS处理器开始从Distributed RAM中读取指令和数据。 　　（3）MIPS处理器执行指令过程中，ARM主处理器将轮询MIPS处理器的结束标志。MIPS处理器完成所有指令执行后，将设置结束标志（Distributed RAM的固定地址）。 　　（4）ARM处理器将计算结果从Distributed RAM中读回到系统内存，并打印到串口终端，从而能够在屏幕上实时监测MIPS处理器运行状态。 　　3.2 AXI-Lite总线接口模块设计 　　ARM主处理器发出的指令能够在AXI-Lite Slave接口完成译码