Turbo码编译码系统设计及其FPGA实现-通信与信息系统专业论文.docxVIP

万方数据 万方数据 Turbo 码编/译码系统设计及其 FPGA 设计 摘 要 Turbo 码的出现是纠错编码史上的一个重大突破，它具有在低信噪比下接近 Shannon 理论极限的优异译码性能，在许多通信系统中都有很大的应用前景。本文 主要研究的是 Turbo 码的编码和译码算法及其 FPGA 硬件实现。首先，介绍了课题 的研究背景和 Turbo 译码的国内外研究现状；其次在介绍 Turbo 编译码原理的基础 上对目前常用的各类译码算法进行介绍和性能分析；接着主要研究 Turbo 码译码器 的设计，最后用硬件实现了其电路。 本文分别对 Turbo 码的 MAP 算法，Max-Log-MAP 算法，Log-MAP 算法、SOVA 算法等进行了推导。在深入分析译码算法的基础上，决定采用 Log-MAP 算法作为 本系统的译码算法。在对该系统的硬件实现过程中，为了节约硬件资源和减少延时， 对 Log-MAP 算法进行了一些改进。在系统设计中，根据 FPGA 技术的优点，采用 “自上而下”和“自下而上”结合的设计方法，通过适当的模块分割，将 Turbo 码 的译码器分为三大模块: Log-MAP 译码单元模块、交织/解交织器模块和控制信号 产生模块。 本文针对编码器中的延时模块采用一种类似于交织器的方式来实现延时功能， 使其精度更高，编码效果更好。并对译码器进行了研究，给出了一种查找表法来实 现复杂的 E 函数，此方法明显的简化了系统的运算复杂度。在硬件实现 Log-MAP 算法过程中，通过巧妙地改变前向矢量的计算顺序，减少了系统占用的硬件资源。 最后利用 Quartus II 软件对编译码系统做了计算机仿真，结果表明本系统实现的 Turbo 码译码器的误码性能较好，具有一定的实用价值。 关键词: Turbo 码， Log-MAP 算法， 软判决， FPGA I Tu Turbo 码编/译码系统设计及其 FPGA 设计 ABSTRACT The emergence of Turbo-Code is considered as the most exciting and potentially important development in the history of error-correcting codes. It has a superior decoding performance approaching the Shannon limit and has been widely applicated in many communication systems. The goal of this paper is to study Turbo encoding/decoding algorithm and its hardware implementation with FPGA. Firstly, it introduces background of the subject and the research situation about Turbo decoding; Secondly, it introduces the current various decoding algorithm and analyzes their performance respectively based on analyzing the encoding / decoding principle of Turbo-Code; then studies the design of the Turbo decoder which hardware circle is successfully implemented finally. Including the MAP algorithm, Max-Log-MAP algorithm, Log-MAP algorithm and SOVA algorithm in Turbo-Code algorithm is deduced respectively in the paper. On the base of in-depth analysis of the decoding algorithm, the Log-MAP algorithm as the decoding algorithm in the system is selected. In the realization process of hardware in this system, Log-MAP algorithm has been improved in order to save the hardware