eda课程设计脉冲序列检测器的设计nfnsu71k.docVIP

摘要：脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的发展，对多路脉冲序列信号检测要求越来越高。随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。VHDL(VHSIC Hardware Description Language)是随着可编程逻辑器件的发展而发展起来的一种硬件描述语言。VHDL具有极强的描述能力,能支持系统行为级、寄存器输级和门级三个不同层次的设计。 本文针对传统的脉冲序列检测器方案,提出了一种基于FPGA的脉冲序列检测器设计的新方案，该方案基于当今通讯信息产业的发展，不断追求较低数据传输误码率，其中较为成熟的编码方法如汉明码、奇偶校验码、循环冗余码等编码技术，被广泛应用于计算机、电子通信、控制等各个领域。其中汉明码是一种能够纠正一位错码检测两位错码且编码效率较高的线性分组码。实验模块是采用VHDL语言编写，结合EDA技术基于FPGA在数字逻辑领域的优势和软件设计来实现，本实验包含五个模块，分别为编码模块、译码模块、寄存器模块、序列检测器以及顶层模块，该序列检测器最大的特点是能够在检测传输数据的同时检测到所有一位或两位错码并纠正一位错码数据。 关键词: FPGA 硬件描述语言VHDL 序列检测器 汉明码 目录 1 FPGA简介 1.1 什么是FPGA………………………………………………………………（5） 1.2 FPGA由什么构成…………………………………………………………（6） 1.3 FPGA设计步骤……………………………………………………………（6） 1.4 硬件描述语言VHDL………………………………………………………（11） 2 序列检测器的设计特点及原理 2.1 实验设计的特点…………………………………………………………（13） 2.2 汉明码编码和译码原理…………………………………………………（14） 3 系统分析及总体设计 3.1 系统工作过程分析………………………………………………………（15） 3.2 系统工作框图……………………………………………………………（15） 3.3 功能模块的功能介绍……………………………………………………（16） 4 功能分模块设计 4.1 编码模块…………………………………………………………………（16） 4.2 译码模块………………………………………………………………… (17) 4.3 特殊寄存器模块 …………………………………………………………(19) 4.4 序列检测器模块 …………………………………………………………(20) 4.5 顶层模块 …………………………………………………………………(21) 5 硬件的制作与调试……………………………………………………（22） 6 实验总结…………………………………………………………………（22） 7 致谢…………………………………………………………………………（22） 8 参考文献…………………………………………………………………（23） 引言：本创新题目基于当今通讯信息产业的发展，不断追求较低数据传输误码率，编码纠错技术日益成熟的背景下，随着差错控制编码技术的蓬勃发展，作为信道传输过程抗干扰的有效手段，其中较为成熟的编码方法如汉明码、奇偶校验码、循环冗余码等编码技术，被广泛应用于计算机、电子通信、控制等各个领域。脉冲序列检测器在现代数字通信系统中发挥着重要的作用，通过中小规模的数字集成电路构成的传统脉冲序列检测器电路往往存在电路设计复杂,体积大,抗干扰能力差以及设计困难、设计周期长等缺点。因此脉冲序列检测器电路的模块化、集成化已成为发展趋势.它不仅可以使系统体积减小、重量减轻且功耗降低,同时可使系统的可靠性大大提高。随着电子技术的发展,特别是专用集成电路(ASIC)设计技术的日趋完善,数字化的电子自动化设计(EDA)工具给电子设计带来了巨大变革,尤其是硬件描述语言的出现,解决了传统电路原理图设计系统工程的诸多不便。随着ASIC技术、EDA技术的不断完善和发展以及VHDL、HDL等通用性好、移植性强的硬件描述语言的普及，FPGA等可编程逻辑器件必将在现代数字应用系统中得到广泛的应用，发挥越来越重要的作用。 在这种背景下，针对大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计的特点，用硬件描述语言设计FPGA器件来实现脉冲序列检测器。应用可编程逻辑器件FPGA,来完成高速采编器的功能,具有速度更快、可靠性更高、调试方便的优点,而且电路简单,体积更小，利用VHDL开发的脉冲序列检测器,其通用性和基于模