灵活动态电源管理解决方案.docVIP

灵活动态电源管理解决方案 　　1、动态电源管理 　　 　　嵌入式系统产品的主要差别是其电源效率，因为较低的功率导致低运作成本、低扇出噪声和低冷却要求。因此，现代嵌入式系统着重于增强系统功能，同时降低运行功耗。增高工作频率、或者采用更强大、更高密度的VLSI集成电路以提高系统的性能，但是又不可避免地增加了功耗。减少系统级功耗的一种方法是使用低静态功耗的器件。此外，可以在系统运行期间控制功耗，主要取决于所处理的负载。这种方法称为动态电源管理。 　　 　　（1）用于控制功耗的方法 　　基于CMOS技术的数字系统中，下面的数学方程描述了功耗、工作频率和电压之间的关系。 　　系统功耗α C * V2* F 　　方程中C是信号传输时所有电路中需要充电的总电容。V是加至器件的电压，F是信号切换频率。从方程中可知，降低电压或频率，或者同时降低两者，能够降低整个系统的功耗，这是动态功率管理的基本原理。动态功率管理鉴别低处理要求时段，降低工作电压和频率，这样就能减少平均运作功耗。此外，在空闲时段，关闭电路板上某些电路的电源可以进一步减小功耗。 　　系统运行期间，由软件来决定电压或者频率的减小量。本文阐述了作为这一电源管理软件的外设工作的电路。 　　 　　（2）动态电源管理方法的几个问题 　　设计一个具有动态电源管理能力的系统时，设计者应该认识到下列问题： 　　1）工作电压与频率的执行时间 　　电源需要一定的时间上升到新的工作电压，这个延时通常是电源总线上负载的函数。对于时钟发生器来说，频率之间变化所要求的时间可以是很短暂的。因此，操作系统必须监控工作电压以及决定什么时候改变频率。 　　2.）电压或频率的转变期间处理器或许不能可靠工作 　　电源电压或输入时钟频率改变时，许多能够工作在不同的电压和相应频率的CPU也许不能可靠地工作。在这种情况下，建议在电压或频率的转变时，暂停CPU的工作。这就要求外部的硬件电路监控电压和频率，阻止CPU在转变期继续工作。 　　3.）CPU与集成的PLL通常产生集成的外围设备产生所需要的频率，也为外部总线接口提供时钟。 　　倘若CPU时钟频率改变，PLL必须重新编程以维持外围设备的工作频率，这些外围设备并未设计成工作于不同的频率。含有片内PLL的CPU会使频率范围受到限制。一个外部的PLL能容易地克服这个限制，扩展节约功率的范围同时又能满足电路板上使用的其它外围设备的时钟要求。 　　 　　（3）用ispPAC电源管理芯片和ispClock实现动态电源管理 　　电路板上实现功率管理功能的框图如图1所示。用软件来实现电源管理算法，用硬件来定标电压和频率，以此共同控制整个电路板的功耗。 　　 　　　　图1　实现动态电源管理的方框图 　　 　　1）控制CPU和电路板上其它电路的工作频率 　　2）控制CPU的内部电压 　　3） 空闲期间关闭第二组电源 　　 　　（4）方框图描述 　　在图的左面，电压标定和频率标定单元接受来自电源管理端口的命令并产生要求的内部电压、CPU时钟频率以及关闭或开启第二组电源总线。电源管理信号如下： 　　Speed_Sel_0, Speed_Sel_1 命令信号译码为 　　00 全功率 CPU电压＝1.5V，工作频率＝300MHz 　　01 中等功率 CPU电压＝1.0V，工作频率＝100MHz 　　10 低功率CPU电压＝1.0V，工作频率＝30MHz 　　11 用这个信号控制第二组电源0 关闭第二组电源；1开启第二组电源 　　Speed_Sel_Strobe 锁存来自电源管理控制器端口的命令 　　电路板上其余的电路分为主电源电路和第二组电源电路。 　　莱迪思公司的ispPAC Power Manager 和 ispClock5520能非常方便地实现宽范围的动态电源管理功能。讨论详细的电路图描述前，下面一节简要叙述ispClock器件。 　　 　　（5）ispClock5500特性 　　ispClock5500系列有两个器件，10个输出的ispClock5510和20个输出的ispClock5520。它们可以构成灵活的高性能时钟产生器，具有通用扇出缓冲器。时钟产生器能提供多达5个时钟频率，从10MHz到320MHz，采用高性能的PLL和时钟倍频，分频功能。通用扇出缓冲器能驱动使用单端或者差分的20个时钟网络，且有独立的用于改进信号与时序完整性的输出控制功能。这些新器件有着优越的性能和灵活性，支持电路板上的高性能时钟网络设计。 　　 　　　　　　　　　　图2　ispClock5520的方框图 　　 　　（6）可编程 I/O 　　输入部分为两个硬件可选的多路时钟输入。输出部分为多达20个低扭曲时钟输出。参考时钟输