第六章dsp片内外设.pptxVIP

6.0 DSP片内外设概述 DSP的片内外设是集成在芯片内部的外部设备，主要用于与DSP外部器件进行数据的交换和通信。CPU核对片内外设的访问控制是通过对相应的控制寄存器的读写来完成的。 优点： 片内外设访问速度快。 可以简化电路板的设计。如将A/D转换、D/A转换、定时器集成在片内。(3) 提供一些必须的特殊功能。如JTAG口、等待状态发生器等。 片内外设分为两大类：片内外设:串行接口、定时器、通用I/O引脚和标准主机接口(HPI8)等。增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强HPI－8、16位增强HPI－16)、直接存储器访问（DMA)控制器等。控制寄存器:被映射到数据存储空间的第0页(地址20h～5Fh)。表6-1-p163,164。6.1 时钟发生器 C5402内部有一个时钟发生器，可为C5402提供时钟，包括内部振荡器和锁相环电路PLL两部分。时钟信号的产生的两种方式： 一是使用外部时钟源的时钟信号，将外部时钟信号直接加到DSP芯片的X2/CLKIN引脚，而X1引脚悬空。 二是利用DSP芯片内部的振荡器构成时钟电路，在芯片的Xl和X2/CLKIN引脚之间接入一个晶体，用于启动内部振荡器。外接时钟源使用内部振荡器C5402的PLL是软件可编程的，通过对16bit的时钟模式寄存器CLKMD进行控制，PLL可以配置为如下两种时钟模式：1、倍频模式（PLL） 输入时钟乘以0.25—15共31个系数中的一个。2、分频模式（DIV） 输入时钟除以2或4。CLKMD各位的定义CLKMD寄存器各位的含义PLL的乘法系数CLKMD各位的定义STM #0xF7FF, CLKMD ;CLKMD=1111011111111111B乘系数=1，即直通模式 锁相环PLL也可以通过硬件配置，通过设定芯片的3个时钟模式引脚CLKMD1~3的电平，可以选择片内振荡时钟与外部参考时钟的倍频。注意：改变PLL倍频，必须先将PLL切换到DIV方式，然后再切换到新的倍频。基本步骤：1、复位PLLNDIV,选择DIV方式。2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经切换到DIV方式。3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。4、根据所需要的牵引时间，设置PLLCOUNT的当前值。5、设定CLKMD寄存器。1、复位PLLNDIV,选择DIV方式。2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经切换到DIV方式。3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。4、根据所需要的牵引时间，设置PLLCOUNT的当前值。5、设定CLKMD寄存器。 STM #0, CLKMD ; software setting of DSP clock STM #0, CLKMD ; (to divider mode before setting)TstStatu1: LDM CLKMD, A AND #01b, A ;poll STATUS bit BC TstStatu1, ANEQ STM #0xF7FF, CLKMD ; set C5402 DSP clock to 10MHz6.2 可编程定时器 6.2.1 定时器的结构及特点 C5402内部有定时器0和定时器1两个定时器。结构一样. 每个定时器有3个控制寄存器，都是存储器映像寄存器TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的值，并随计数减少。PRD定时器周期寄存器:PRD中存放定时器的周期计数值，提供TIM重载用。TCR定时器控制寄存器:TCR包含定时器的控制和状态位，控制定时器的工作过程。or3or1SRESETor2TRB周期寄存器PRD预定标分频系数TDDR定时寄存器TIM(16位)预定标计数器PSC(4位)CLKOUTTSS借位借位TINT1TOUT定时器的工作原理复位0025H0026H0024H定时中断主定时模块预标定模块主要特点：(1)定时器是一个减计数器。(2)由16位计数器和4位预分频计数器组成。16位计数器的触发脉冲由预分频计数器提供，预分频计数器由CPU工作时钟决定。(3) 有复位功能。(4) 可以选择调试断点时定时器的工作方式。6.2.2 定时器的控制寄存器TCR15 ~ 1211109 ~ 6543 ~ 0TCR0026h保留 Soft Free PSC TRB TSS TDDR 保留位软件调试控制位 预定标计数器 重新加载位 停止状态位 分 频系 数 Soft Free 定时器状态 0 0 定时器立即停止工作 1 0 当计数器减至0时停止工作 X 1 定时器继续工作 ① 保留位：总是读为0；② 软件调试控制位：