浅析高速系统协同设计-半导体芯科技.PDF

专栏 C O LU M N S i P 设 计 浅析高速系统协同设计 摘要：随着国内IC设计服务行业收入的迅猛增长，与之相关的封装、PCB、信号完整性仿 真等的设计服务需求也相应增长，而 IC-PACKAGE-PCB 间的协同设计（CO-DESIGN） 的需求更是越来越大，提高CO-DESIGN的效率以确保IC从设计完成到其成功应用变得越来越 重要。本文对于目前EDA软件商提供的CO-DESIGN设计流程作了优点和不足分析，并提出 了一种在现有CO-DESIGN流程基础上更高效的CO-DESIGN设计方法。 背景 PAD 更便宜的板材等），达到一个最佳的 国家及企业近年在半导体领域 项目综合成本，要做到这些就必须把 出现了各类资本及整合的大动作，而 芯片焊球 IC 设计、封装设计、PCB 设计一起 2017 年在行业内最出人意外的惊喜 进行考虑并进行调整。本文将对目前 是：国内半导体的收入中第一次出现 载板 EDA 软件商CADENCE 提供的CO- 了设计的收入超过了制造的收入! 中 BGA焊球 DESIGN 设计流程进行优、缺点分 国芯片设计行业2017 年的总收入将 析，并提出一种在现有CO-DESIGN PCB板 是1946亿元人民币，接近300 亿美元， 流程基础上进行优化的更高效的CO- 同比增幅为28.15%。这一收入规模 DESIGN 设计方法。 图1. CO-DESIGN结构方式。 占到了全球半导体设计行业的三分之 一多。 工艺（盲埋孔、背钻、大的孔径比、 CO-DESIGN简述 现在芯片规模越做越大、接口 高速板材等），这些技术应用使整体 我们把这种将IC 设计、封装设 速率越来越高、功耗也越来越大，这 成本产生戏剧性增长。 计、PCB 设计进行综合考虑的设计， 对芯片的封装设计及制造也提出了越 因而在芯片规划阶段，就必须要 称之为协同设计或CO-DESIGN。一 来越高的要求。如数字类封装尺寸常 把这些因素综合作前期的考虑，使各 个CO-DESIGN 所涉及到三方（IC- 常有大于60mm ×60mm 的需求，而 方面的成本尽量降低（如IC 基板层 PACKAGE-PCB ）的立体图相互连接 用到 12(5-2-5) 层叠或以上的复杂盲 数少，PCB 层数少，使用满足性能但 图如图1 所示。 埋孔IC 载板需求也应运而生，由于 良率的影响及加工难度的提高，使得 芯片封装占整个芯片项目的成本比例 封 装 大 小 也越来越大。而大尺寸焊球阵列封装 （BGA ）管脚由于焊球（BALL ）的数 量太大及包含的高速信号太多，又会