外部总线.pptxVIP

第2章 TMS320C54x的硬件结构 2.8.1 外部总线接口 1. 外部总线的组成 ’C54x的外部总线由数据总线、地址总线以及一组控制信号所组成，可用来寻址’C54x的外部存储器和I/O口。 ’C54x的外部程序存储器、数据存储器和I/O的地址总线和数据总线是复用的，其操作主要是依靠片选和读写选通信号配合来实现。 ’C54x外设扩展接口信号第2章 TMS320C54x的硬件结构信号541~6548~105409、1654025420说 明A0~Ai15~022~022~019~017~0地址总线D0~D1515~015~015~015~015~0数据总线PS√√√√√程序空间片选DS√√√√√数据空间片选IS√√√√√I/O空间片选MSTRB√√√√√外部存储器选通IOSTRB√√√√√I/O空间选通R/W√√√√√读/写信号READY√√√√√数据准备完成HOLD√√√√√保持请求HOLDA√√√√√保持响应MSC√√√√√微状态完成IAQ√√√√√中断请求IACK√√√√√中断响应 用于外部程序存储器地址线，与PS配合可寻址程序空间； 用于外部数据存储器地址线，与DS配合可寻址数据空间； 用于外部I/O地址线，与IS配合可寻址I/O空间；第2章 TMS320C54x的硬件结构1. 外部总线的组成 地址总线：Ai~A0 23~16位第2章 TMS320C54x的硬件结构1. 外部总线的组成 数据总线：D15~D0 16位 用于外部程序存储器、数据存储器和I/O口的数据总线。控制总线：外部程序存储器片选信号，用来选通程序存储器，作为外部程序存储器的第1选通信号，与存储器CS1连接； 第2章 TMS320C54x的硬件结构控制总线：外部数据存储器片选信号，用来选通数据存储器，作为外部数据存储器的第1选通信号，与存储器CS1连接； I/O选择信号，用来选通外部I/O设备，作为I/O的第1选通信号，与I/O的CS1连接； 外部存储器选通信号，用来选通程序存储器和数据存储器，分别作为两存储器的第2选通信号，与存储器CS2连接； 第2章 TMS320C54x的硬件结构控制总线：I/O设备选通信号，用来选通外部I/O设备，作为I/O的第2选通信号，与I/O的CS2连接； 读/写信号，用来实现数据存储器和I/O设备的读写操作，控制数据流的方向； 数据准备好信号，用来实现CPU与不同速度的存储器或I/O进行数据交换； READY：保持请求信号，用来控制’C54x的保持工作模式，即：正常模式和并发DMA模式； 第2章 TMS320C54x的硬件结构2. 外部总线的优先级别 对于外部总线，CPU在每个机器周期内只能对它们寻址一次，否则，将会产生流水冲突。 例如，在一个并行指令周期内，CPU寻址外部存储器两次（如一次取指，一次取操作数或写操作数），那么就会发生流水线冲突。 第2章 TMS320C54x的硬件结构2. 外部总线的优先级别 例如： ST T，*AR6；Smem写操作 LD*AR4+，A；Xmem和Ymem读操作 || MAC *AR5+，B 由于数据和程序存储器都在片外，且一条单操作数写指令后紧跟一条双操作数读指令，将出现流水线冲突。 第2章 TMS320C54x的硬件结构2. 外部总线的优先级别 对于这种外部总线上的流水线冲突，CPU可根据流水线操作的优先级别自动解决。 外部总线优先级： 数据存取的优先级高于程序的读取。 只有在所有的数据存取完成后，才能够开始程序的读取。 例如: 在一个指令周期内写-读-读操作。 包括：读取一条指令、读写外部数据操作。时钟地址数据写读读取第2章 TMS320C54x的硬件结构2. 外部总线的优先级别 时序图：第2章 TMS320C54x的硬件结构 2.8.2 外部总线等待状态控制 ’C54x片内有两个控制CPU等待状态的部件： 软件可编程等待状态发生器 可编程分区转换逻辑电路 这两个部件用来控制外部总线工作，分别受两个存储器映像寄存器的控制。 软件等待状态寄存器SWWSR 可编程分区转换逻辑寄存器BSCR 第2章 TMS320C54x的硬件结构 2.8.2 外部总线等待状态控制 1. 软件可编程等待状态发生器 软件可编程等待状态发生器可以通过编程来延长总线的等待周期，最多可达到7~14个机器周期。 若外部器件要求插入的等待周期大于7~14个时，可以利用硬件READY线来实现。 当所有的外部器件都配置在0等待状态时，加到等待状态发生器的内部时钟将被关断，器件工作在省电状态。 第2章 TMS320C54x的硬件结构1. 软件可编程等待状态发生器 （1）软件等待状态寄存器SWWSR 软件可编程等待状态发生器受16位软件等待状态寄存器SWWSR的控制，它