嵌入式系统硬件概论2.pptxVIP

IP Core设计应用飞速发展，FPGA设计资源复用和开发手段全面升级 设计复杂性与知识产权复用 OPEN Core计划推波助澜 软IP Core（如MicroBlaze、Nios）和硬IP Core（如ARM,PPC405）齐头并进 FPGA已不再是传统设计方法中的处理器外围逻辑，而是整个数字系统的平台 IP Core开发工具的不断完善以及知识产权保护手段的加强（如：Xilinx 公司IP Capture）;SOPC时代已经到来 SOPC：System-On-a-Programble-Chip IP Core的不断丰富和完善奠定了SOPC的基础 先进的百万门级FPGA开发工具是SOPC的主要平台 处理器IP Core解决了SOPC的最关键问题 基于FPGA技术的嵌入式系统设计发展方向 硬件工程师为主的IP Core开发 软件工程师为主的RTOS及相关应用程序开发 对软硬件相关标准和协议的深入理解和实现;2、IP资源复用与IP Core设计;3）IP Core的种类：; 各种通信控制器的IP Core MAC、Gbit收发器、协议转换等 其他类型的IP Core 。;IP 设计规范的建立; -IP Core设计之编程风格 编程风格（Coding Style）是指基于HDL 的IP Core的源代码编写时的指导性格式，关系 到IP Core的可读性、可理解性和易于集成性； 编码的格式中一般应该包含以下几个方面的内容：文件头（功能和版本说明）；源文件 中的相关注释；标识符的命名原则；; 一个完整的IP Core包含：具有良好编程风格的原始设计（HDL、原理图等）和项目模板要求的各种文档;7）相关的网站 ;二、Xilinx 的处理器IP Core：MicroBlaze;三、SOPC的基本特征与设计实现;;降低成本 提高系统整体性能 缩短设计迭代周期 降低硬件系统设计风险 极大程度提高设计灵活性 可重构、可升级;5、基于Xilinx FPGA的SOPC设计;2）Xilinx SOPC设计调试工具;SOPC系统设计包括 硬件设计 软件设计 软硬件协同设计 (仿真与调试);;MHS 设计示例;;PARAMETER VERSION = 2.0.0 PARAMETER HW_SPEC_FILE = system.mhs BEGIN PROCESSOR PARAMETER HW_INSTANCE = my_microblaze PARAMETER DRIVER_NAME = cpu PARAMETER DRIVER_VER = 1.00.a PARAMETER EXECUTABLE = executable.elf PARAMETER COMPILER = mb-gcc PARAMETER ARCHIVER = mb-ar PARAMETER DEBUG_PERIPHERAL = my_jtaguart PARAMETER BOOT_PERIPHERAL = my_jtaguart PARAMETER STDIN = my_uartlite PARAMETER STDOUT = my_uartlite ... END;;;SimGen－仿真模型生成器 Generates and configures simulation models, do-files Used in conjunction with PlatGen and MHS Takes ELF + BMM to generate models to initialize BRAMs;XMD for MicroBlaze and PowerPC Connects to: ISS for cycle accurate SW debug UART, or JTAG_UART for HW target debug;MicroBlaze No dedicate debug interface (future plan) Use UART(Serial Cable) or JTAG(Parallel Cable) to connect Small debug program “XMDStub” resides in the memory;PowerPC Dedicate debug port in the hard macro (BDM) BDM can shared with FPGA’s JTAG Pins But there is a rule in FPGA: ALL or NONE !!!;四、基于Internet可重构逻辑(IRL) ;3、IRL 的基本要素;; 配置文件下载到升级入口后，可通过