EDA厂商为全球电子的设计业发展推波助澜.docVIP

EDA厂商为全球电子的设计业发展推波助澜 　　随着半导体工艺的不断发展，IC设计的复杂性不断提高，设计难度日趋增加。同时，迅速变化的市场又给IC设计公司带来了不断创新、尽早将产品推向市场的压力。在这种情况下，处于产业链上游的EDA厂商同时而临着严峻的挑战和难得的发展机遇。本文将从EDA厂商的视角分析行业未来的挑战和发展趋势，介绍他们最新的解决方案，并了解他们为了帮助中国本土IC计公司进行自主创新设计所制定的战略。 　　 　　揭示行业发展趋势 　　 　　系统级的设计与验证工具、DFM工具、低功耗设计方法学是EDA长商共认可三大发展趋势，也是他们进行产品部署时的重要方向。系统级方案和验证强化技术 　　几年前，人们就预测，在复杂的SoC设计不断增加的发展状况下，ESL(电子系统级)设计工具将会有很大的发展空间。采用ESL设计方法学，工程师能够在设计早期就展开软硬件协同设计，从而有效避免早期错误带来的影响。虽然日前ESL设计工具还没有得到人范围的应用，但全行业都已认识到它的发展潜力，EDA厂商也在积极地进行相应的新产品研发。另外，随着验证时间在整个IC设计周期中所占的比例越来越大，能够加速复杂设计验证过程的强化技术也层出不穷。 　　 　　系统级验证解决方案 　　 　　Cadence公司全球副总裁兼亚太区总裁居龙表示：“对于传统的ESL而言，人们能够想到的大多是以设计为中心。目前的解决方案而向的是基于C语言的系统设计师，而与那些推动功能验证过程，在模块、芯片和系统层面的整个项目过程中执行系统规格的设计工程师无关。因此，当前狭隘而孤立的ESL解决方案还存在很多问题。真正的系统级方案必须包含为所有专注于提供可预测的系统级收敛的专业人士准备的解决方案，不管是设计工程师、验证工程师、系统架构师还是软件开发者。” 　　Cadence的ESL验证解决方案第一次将自动化硬件、嵌入式软件和系统级验证与系统范围管理和全新的高性能引擎结合起来。其中系统范围管理能够将成熟的硬件规划和以指标为导向的验证管理延伸至嵌入式软件和系统级验证；高性能引擎则使得系统范围管理和软硬件自动化环境对更高性能仿真和SystemC模拟模型的访问能够实现。 　　该解决方案结合cadence Incisive从计划到ST全新系列的8位微控制器采用8引脚微型封装，适用于简单的成本敏感型应用，如安全系统、照明、功率控制、小家电、传感器和电机控制。新的ST7FLITEUs系列扩展了广受欢迎且易于使用的ST7Lite系列闪存微控制器的嵌入式外设，成为价格低廉、尺寸极小的元器件，便于用户快速、轻松地开发应用产品。 　　收敛(Plan-to-Closure)的方法学，通过一条从可执行计划到系统级收敛的路径，将传统的只专注系统工程师和C-level工具的ESL方法延伸至其他部门，能够使包括项目经理、系统架构师、逻辑系统工程师、逻辑设计工程师、软件工程师、验证工程师和系统验证团队在内的整个项目组，在一个普通的系统环境中执行模块、芯片和全系统级别的系统内验证。它能横跨所有工程功能，进行从抽象的系统级模型和验证计划到系统内IP验证、系统集成、确认和收敛的设计和验证。该方案能使消费、网络和无线电子市场的复杂系统级芯片设计得到可预测的系统级质量，并节省50％的上市时间。 　　 　　端到端的定制IC模拟与验证工具 　　 　　除了系统级的验证解决方案以外，Cadence最新推出的Virtuoso Multi-ModeSimulation(MMSIM 6.2版)是业内首个端到端的定制IC模拟与验证解决方案，可使用通用、全集成的网表和模型数据库来仿真劓频、模拟、定制数字、存储器和混合信号设计及设计模块。凭借该产品，设计工程师能够在仿真引擎间自由切换，而不会产生任何兼容或解释问题，从而提高了一致性、精确性和设计覆盖面，降低了风险和成本，并加快了产品上市时间。 　　Virtuoso MMSIM 6.2与新版Virtuoso定制设计环境紧密集成，能实现完整的从设计到验证(Deslgn-to-Verification)的方法学，可在整个设计周期、在不同的设计团队甚至不同的器件类型间实现验证。另外，Virtuoso MMSIM还提供了能够有效节约成本的令牌式许可模型(Token based Licensing Model)，使设计工程师能够最优化地使用各种仿真技术。比起以往使用不同供应商的多种仿真技术，这种模型大大降低了采用和支持成本。 　　新工具提供了整体、集成化的仿真解决方案，包括Virtuoso Spectre电路仿真器、VirtuosoUltraSiln全芯片仿真器和Virtuoso AMS Designcr仿真器。这些仿真器都包含分层次的配置，针对不同的设计复杂性均有针对性的