RISC-V指令集手册-电子技术应用.PDFVIP

  1. 1、本文档被系统程序自动判定探测到侵权嫌疑,本站暂时做下架处理。
  2. 2、如果您确认为侵权,可联系本站左侧在线QQ客服请求删除。我们会保证在24小时内做出处理,应急电话:400-050-0827。
  3. 3、此文档由网友上传,因疑似侵权的原因,本站不提供该文档下载,只提供部分内容试读。如果您是出版社/作者,看到后可认领文档,您也可以联系本站进行批量认领。
查看更多
RISC-V指令集手册-电子技术应用.PDF

RISC-V 指令集手册 卷1:用户级指令集体系结构(User-Level ISA) 2.1 版 (翻译:要你命3000@EETOP 翻译版本 1.0) Andrew Waterman, Yunsup Lee, David Patterson, Krste Asanović CS Division, EECS Department, University of California, Berkeley {waterman|yunsup|pattrsn|krste}@ 2016 年5 月31 日 该文档同时也是UCB/EECS-2016-118 技术报告 序言 这是描述RISC-V 用户级体系结构文档的2.1 版。注意已经冻结的基本用户级 ISA 和2.0 版的IMAFDQ 扩展从该文档的上一个版本[30]以来并没有发生变化,但是填充了一些规范的 “空洞”以及改善了文档。对软件约定做了一些改变。  对注释部分做了大量地添加和改进。  每一章有单独的版本号。  修改了>64 位的长指令编码,以避免在非常长的指令格式里移动rd 区分符。  现在使用基本整数格式来描述CSR 指令,引入了计数器寄存器,不同于(以前版本) 仅在后面的浮点部分 (和特权体系结构手册中)引入。  SCALL 指令和SBREAK 指令被分别重命名为ECALL 指令和EBREAK 指令。它们的编码 和功能并没有改变。  澄清了浮点NaN 的处理,以及一个新的规定的NaN 值。  澄清了浮点到整数转换溢出时的返回值。  澄清了LR/SC 允许的成功和要求的失败,包括在序列中使用压缩指令。  一个新的RV32E 基本ISA 提案,可减少整数寄存器数量。  修订了调用约定。  放松了软浮点调用约定的栈对齐,描述了RV32E 调用约定。  一个修订的C 压缩扩展提案,版本1.9。 2.0 版的序言 用户指令集体系结构规范的第二个发布版本,我们试图保持这个基本的用户ISA 加上通 用扩展(就是IMAFD),在未来版本中保持固定不变。从这个ISA 的1.0 版本[29]以来,有如 下变化:  ISA 被划分为一个整数基本内核和几个标准扩展。  重新组织了指令格式,使得立即数编码更加高效。  基本的ISA 被定义为拥有一个小端(little-endian )的存储器系统,而大端、双端作 为非标准的变种。  Load-Reserved/Store-Conditional (LR/SC)指令被添加进原子指令集扩展。  AMO 和LR/SC 指令可以支持释放一致性模型(release consistency model)。  FENCE 指令提供了细粒度的存储器和I/O 序列化(orderings )。  加入了fetch-and-XOR 的AMO (AMOXOR ),对AMOSWAP 的编码进行了修改,以便 留出空间。  将20 位立即数加到 PC 上的AUIPC 指令,替换了RDNPC 指令,AUIPC 指令只读取 当前的PC 值。这导致对位置无关代码(position-independent code )的大量简化。  JAL 指令现在被移动到 U 类型格式,具有一个显示的(explicit )目标寄存器,而J 指令被rd=x0 的JAL 指令所代替。这个改变,消除了唯一一条需要隐式(implicit) 目标寄存器的指令,并且从标准ISA 中去掉了J 类型指令格式。这虽然是JAL 指令 的一个附加效果,但是却极大地减少了基本ISA 的复杂性。  去掉了JALR 指令的静态提示(static hints )。对于使用标准调用约定编译的代码来 说,这些提示和rd 、rs1 寄存器是冗余的。 Copyright ©2010-2016, The

文档评论(0)

shiyouguizi + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档