SP原理与技术期末测试汪老师.docVIP

1、哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有 各0独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数 据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大 大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号 处理。 2、 改进的哈佛结构：采用双存储空间和数条总线，即一条程序总线和多条 数据总线。特点：①允许在程序空间和数据空间之间相互传送数据，使这 些数据可以由算术运算指令直接调用，增强了芯片的灵活性。②提供了存 储指令的高速缓冲器（Cache）和相应的指令，当重复执行这些指令时，只 需读入一次就可以连续使用，不需要再次从程序存储器中读出，从而减少 了指令执行所需要的时间。 3、 DSP系统的构成：典型的DSP系统包括抗混S滤波器、数裾采集A/D转换器、数字信号处理器DSP、 D/A转换器、低通滤波器。 典型的DSP系统 4、 ‘C54x是TI公司为实现低功耗、高速实时信号处理专门没计的16位定点数字信号处理器。 8组16位总线：1组程序总线、3组数据总线和4组地址总线；26个特殊功能寄存器，用来对芯片N各功 能模块进行管理、控制、监视。 5、 状态寄存器包括：状态寄存器0 （STO）、状态寄存器1 （ST1）、处理器工作方式寄存器（PMST） 6、 程序存储空间可分页扩展到1兆字?8兆字，5402可扩展到1兆字。DSP芯片上增加额外的映像寄存器 一一程序计数器扩展寄存器XPC。 7、 主机接口 HW是C54芯片具有的一种8位或16位的并行接口部件，主要用于DSP与其他总线或主处 理机进行通信。通过HH控制寄存器（HPIC）、地址寄存器（HPIA）、数据寄存器（HPID）和HPI内存块 实现与主机通信。 8、 程序存储器地址生成器PAGEN通常是由程序计数器PC、重复计数器RC、块重复计数器BRC、块重 复起始地址寄存器RSA、块重复结束寄存器REA等5个寄存器组成。 程序地址生成器PAGEN程序计数器PC 重复操作寄存器 重复计数器RC 块重复计数器BRC 9、 流水线操作是指各条指令以及其周期力单位，相差一个时间周期而连续并行工作的情况。流水线操作 可以减少指令的执行时间，提高DSP的运行速度，增强DSP的处理能力。（C54流水线操作由6个操作阶 段或操作周期组成，6个操作阶段:1，预取址2,取址3,译码4,寻址5,读数6,执行） 10、 系统的复位：若RS保持低电平，则芯片始终处于复位状态，只有当此引脚变为高电平后，芯片P、J部 的程序才可以从FF80H单元开始执行。 11、 C5402 有 13 个可屏蔽中断，1NT3?INTO （外部中断），BR1NT0、BX1NT0、BR1NT1、BXINT1 （串行 口中断），TINTO、TINT1 （定时器中断），DMAC4、DMAC5 （DMA 中断），HPINT （HPI 中断）。 12、 省电方式：闲置方式1 （IDLE1）、闲置方式2 （IDLE2）、闲置方式3 （IDLE3）、保持方式。另：外部 总线关断和CLKOUT关断。 13、 寻址方式：立即、绝对（数据存储器地址dmad、程序存储器地址pmad、端口 PA、Ik）、累加器（READA Smem、WRITASmem）、间接（单操作数、双操作数、循环、位倒序）、存储器映像寄存器、堆栈。 14、 汇编语言程序的编辑、汇编和链接过程示意图 15、 COFF文件的段： .text段（文本段），通常包含可执行代码 .data段（数据段），通常包含初始化数据 .bss段（保留空间段），通常为未初始化变量保留存储空间 16、 宏指令和子程序都可以被多次调用；子程序汇编成目标代码的过程只进行一次；用到宏指令的地方, 都要对宏指令进行汇编；子程序无参数，调用前应事先设置好寄存器等；宏指令可以使用带参数调用； 宏定义的格式如下： macname .macro[Parameter 1 ][，…，parameter n] model statements or macrodirectioves [.mexit] ?endm 宏调用的格式如下： [label 1[：1 macname [parameter 11[，…，param 17、 定时长度计算公式：Tt=T* (TDDR+1) * (PRD+1) 18、 伪指令.sect:定义初始化了的带名称的段；.usect:在一个米初始化的段中保留空间 19、 除法程序：RPT #15 : 16次减法重复操作，完成除法 SUBC @den，A 20、循环操作程序 y=x 1 +x2+x3+x4+x5+x6+x7+x8+x9+x 10 ?bss x，10 ?bss y，i STM #x,ARl STM #9，AR2 LD #0,A A