纳米级高速SAR AD转换器设计.docx

  1. 1、本文档共112页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
纳米级高速SAR AD转换器设计

优秀毕业论文 精品参考文献资料 摘要 随着数字技术,特别是通信信息技术的飞速发展,数字电路已经在现代的通 信,检测以及控制等领域广泛应用。所以模拟信号系统就需要向数字信号处理转 换,而 ADC 则是连接模拟电路和数字电路的关键电路。因此人们也对 ADC 的速 度,分辨率,信噪比,功耗等性能提出了更高的要求。SAR ADC 具有低功耗、尺 寸小、转换效率高等特点。这些特点使其广泛的应用于高速传输,便携医疗仪器, 电池以及工业控制和信号采集等方面。 本文对多种类型的 ADC 性能和特点进行了比较和分析,最终折中的选择了逐 次逼近型(SAR)ADC 作为本研究的重点。本文在 65nm 工艺下设计了一个 8 位 208MSPS 的同步时钟 SAR ADC 和一个 8 位 660MSPS 的异步 SAR ADC。在这两 个 ADC 中都采用了终端电容复用的技术来提高转换速度,而异步 ADC 中更加入 了预置位的技术来消除 DAC 建立时间对转换速度的影响。除此之外,文中提出一 种高速可校准的比较器,以提高 SAR ADC 的转换速度及精度。 本论文中的 8 位 208MSPS 的同步 SAR ADC,1.2-V 的电源电压下,有效位数 可以达到 7.95 位,整体电路的功耗仅为 2.7mW,FOM 值为 52.4fJ/conv。同样在 1.2-V 的电源电压下,8 位 660MSPS 的异步 SAR ADC,有效位可以达到 7.94 位。 而整体的功耗仅为 7.6mW,FOM 值为 46fJ/conv。 关键词:逐次逼近型模数转换器 高速 ADC 电容复用 异步时钟电路 DAC 预置位 Abst Abstract 万方数据 万方数据 Abstract With high-speed development of digital technology, especially development of communication technology, digital circuits are widely applied to communication, detection and control. There are more and more requirements of transformation from signal to digital, while the analog digital converter is the key of transforming from analog signal to digital signal. There is a higher request for the speed, resolution, consumption and SNR of ADC. With low power consumption, small size and high energy efficiency features, the SAR ADC is widely used in high speed transformation, portable medical equipment and batteries, etc. On the basis of comparing and analyzing the characteristics of the different ADCs, SAR ADC has been chosen as the emphasis of the thesis. An 8-b 208MSPS synchronous SAR ADC and an 8-b 660MSPS asynchronous SAR ADC are presented in SMIC 65m CMOS technology. A reused terminating capacitor switching procedure is proposed in both SAR ADCs to achieve a high-speed and low-power operation, and a pre-settlling procedure is proposed in the asynchronous SAR ADC to relax the settling time. Besides that, in order to improve the speed and accuracy, a high speed comparator with offset calibration is also proposed in this thesis. At a 1.2-V

文档评论(0)

peili2018 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档