用74160构成100进制-浙江大学.PPTVIP

数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计I@浙大数芯实验室 * 数字系统设计 2015 ZDMC – Lec. #11 数字系统设计 2015 ZDMC – Lec. #11 * 2015 ZDMC – Lec. #11 时序电路 计数器设计 April 16, 2015 刘鹏 liupeng@zju.edu.cn 浙江大学信息与电子工程系 * 2015 ZDMC – Lec. #11 Nth cell s0 and s1control mux 0 1 2 3 D Q CLK CLEAR Q[N-1](left) Q[N+1](right) Input[N] to N-1th cell to N+1th cell clear s0 s1 new value 1 – – 0 0 0 0 output 0 0 1 output value of FF to left (shift right) 0 1 0 output value of FF to right (shift left) 0 1 1 in