基于FPGA多项式运算器设计.docVIP

基于FPGA多项式运算器设计 　　 摘 要：在级数的基础上，设计一种基于FPGA的多项式运算器。利用该运算器可以在数字系统设计中更好地处理和应用各种函数。首先实现基于FPGA的多项式运算器，利用这个基本单元，进而实现了比较复杂的函数。经过验证，该运算器结构简单，运算实时性和准确性都能很好地满足需要,最后对数据进行了误差分析。 　　 　　关键词：多项式； 运算器； FPGA； 电路设计 　　中图分类号：TN919-34 　　文献标识码：A 　　文章编号：1004-373X(2012)01-0184-03 　　 　　Design of polynomial arithmetic unit based on FPGA 　　 　　HU Sheng-ling 　　(South-central University for Nationalities, Wuhan 430074, China) 　　?オ? 　　Abstract： On the basis of the series, a kind of polynomial arithmetic unit based on FPGA is introduced, which can handle and use all sorts of functions better in digital system design. The polynomial arithmetic unit based on FPGA is realized, and the complex function is implemented through the basic unit. The experiment verifies that the unit has simple structure, real-time and accurate operation. The error analysis of the data is performed. 　　 　　Keywords： polynomial; arithmetic unit; FPGA; circuit design 　　 　　收稿日期：2011-09-08 　　0 引 言 　　传统的DSP都基于CPU结构，是一种基于特定指令系统的处理器，但随着运算时钟越来越接近电子器件可以接受的极限，这种DSP的处理能力也在接近它的极限；另一方面随着EDA技术的发展，尤其像FPGA和CPLD器件的成熟和应用，可以通过直接设计电路来实现并行的运算，这样运算的效率从本质上得到了提高，而且目前能实时地实现非常复杂的运算，所以基于FPGA的运算器被提上议事日程，并受到越来越多的重视[1]。一种便于用电路实现而且通用性强的算法，可以帮助工程师简单高效地完成一个能在FPGA上工作的运算器的设计。 　　1 数字电路实现运算的优缺点 　　初步的FPGA设计是用硬件描述语言完成器件逻辑功能的描述，一个好的设计必须考虑数字电路的特点。CPU是一个典型的数字电路，因为其只能做加法运算，所以需要通过程序将各种运算都转换为加法来完成。传统的“数值分析”正是在这种程序设计的基础上形成的，不但复杂而且效率不高，不能实现真正的实时运算，而FPGA本身除了能做加法运算外，做无符号数的减法和乘法也很方便。目前两大FPGA生产商推出的集成开发软件中，都有集成的加、减法和乘法的IP核，运算效率非常高，对于无符号数的运算一般只要1个时钟，甚至是不需要时钟的组合逻辑电路，文献［2-3]中也有这些运算器的详细介绍。但是直接做除法则不同，虽然也有除法IP核，但是需要许多个时钟，而且占用逻辑资源很多，无论设计还是应用都不方便。电路运算的另一个缺点是表示有符号数和小数，以及做有符号小数间的运算也很麻烦。所以在设计DSP时总是希望能够找到一种方法尽量的趋易避难。 　　2 麦克劳林级数和多项式 　　运算器的作用是对数据进行各种运算，这个过程可以用一个函数来表示：y=f(x)。任何一个在零附近连续的函数都可以展开为麦克劳林级数[4]： 　　f(x)= f(0)+f′(0)x+f(2)(0)2!x2+…+ 　　f(n)(0)n!xn+… 　　(1) 　　 　　大部分常用函数的高阶导数项很小或者为零，所以在精度允许的范围内取其中的有限项就可以，即用一个多项式做近似运算[4]，多项式运算的特点在文献［4］中有详细介绍。用FPGA实现多项式的运算，处理很多复杂的函数将会十分方便。 　　y=a0 +a1×x+a2×x2+…+an×xn 　　(2) 　　 　　本文讨论的是一种可以用FPGA或CPLD实现多项式(2)运算的运算器。对于简单的多项式可以是一个组合逻