课件：第六章时序逻辑电路.ppt

图6-36 三位异步二进制减法计数器 返回 (a) (b) (a) 上升沿D触发器构成的减法计数器 (b) 下降沿JK触发器构成的减法计数器 图6-37 三位异步二进制减法计数器波形图 返回 (a) 上升沿触发波形图 1 2 5 3 4 6 7 8 CP Q0 Q1 Q2 9 (b) 下降沿触发波形图 1 2 5 3 4 6 7 8 CP Q0 Q1 Q2 9 (a) (b) 图6-38 三位异步二进制减法计数器状态转换图 返回 000 111 110 101 100 011 010 001 图6-33 三位异步二进制加法计数器 返回 (a) (b) (a) 上升沿D触发器构成的加法计数器； (b) 下降沿JK触发器构成的加法计数器。 图6-36 三位异步二进制减法计数器 返回 (a) (b) (a) 上升沿D触发器构成的减法计数器 (b) 下降沿JK触发器构成的减法计数器 图6-39 上升沿触发异步可逆计数器 返回 表6-12 异步二进制计数器的连接规律 返回 规律 功能 CP0=CP↓ CP0=CP↑ Ji=Ki=1 Ti=1 Di= (0≤i≥(n-1)) 加法计数器 CPi ＝ (i≥1) CPi= (i≥1) 减法计数器 CPi= (i≥1) CPi= (i≥1) 图6-41 由T触发器构成的4位二进制加法计数器 返回 图6-42 由JK触发器构成的3位二进制加法计数器 返回 图6-43 由JK触发器构成的3位二进制减法计数器 返回 图6-44 三位同步二进制可逆计数器 返回 表6-13 同步二进制计数器的连接规律 返回 CP0=CP1=…=CP(n-1)=CP↓(CP↑)(n个触发器) 加法计数器 J0=K0=1 Ji=Ki=Q(i-1).Q(i-2)…Q0 ((n-1)≥i≥1) 减法计数器 ((n-1)≥i≥1) 图6-45 异步十进制加法计数器逻辑电路图 返回 图6-46 十进制加法计数器时序图 返回 1 2 5 3 4 6 7 8 CP Q0 Q1 Q2 Q3 9 10 图6-47 十进制加法计数器的状态图 返回 Q3Q2Q1Q0 0000 1001 1000 0001 0010 0011 0100 0101 0110 0111 1111 1110 1011 1010 1101 1100 图6-50 集成计数器74LS290逻辑电路图 返回 图6-12 异步时序电路 返回 图6-51 74LS290引脚图 返回 图6-52 74LS290构成二进制、五进制和十进制计数器 返回 Q A 74LS290 R 0(1) R 0(2) S 9(1) S 9(2) CP 0 Q B 74LS290 R 0(1) R 0(2) S 9(1) S 9(2) CP 1 Q Q C D (a) 二进制 (b) 五进制 Q B 74LS290 R 0(1) R 0(2) S 9(1) S 9(2) CP 0 Q Q C D 1 CP Q A 74LS290 R 0(1) R 0(2) S 9(1) S 9(2) CP 1 0 CP Q A Q Q Q B C D (C) 十进制（8421码） (d) 十进制（5421码） 表6-14 74LS290逻辑功能表 返回 S9(1)S9(2)R0(1)R0(2) CP0 CP1 QD QC QB QA 1 1 ×　× ×　 × 1 0 0 1 × 0 1 1 0 × 1 1 ×　 × ×　 × 0 0 0 0 0 0 0 0 S9(1)·S9(2)=0 R0(1)·R0(2)=0 CP↓ 0 0 CP↓ CP↓ QA QD CP↓ 二进制 五进制 8421十进制 5421十进制 图6-55 级联法构成的二十四进制计数器 返回 图6-56 74LS161管脚排列图 返回 表6-15 74LS161逻辑功能表 返回 CTP CTT CP Q3Q2Q1Q0 0 1 1 1 1 × 0 1 1 1 × × 0 × 1 × × × 0 1 × ↑ × × ↑ 0000 D3D2D1D0 Q3Q2Q1Q0 Q3Q2Q1Q0 加法计数 图6-57 74LS161内部逻辑电路图 返回 图6-57 74LS161内部逻辑电路图 返回 6.4 计数器 3） 进位输出置最小数法 进位输出置最小数法是利用芯片