低电压低功耗模数转换器的研究与设计-微电子学与固体电子学专业论文.docx

万方数据 万方数据 Dissertation Submitted to Hangzhou Dianzi University for the Degree of Master Research and design of a low voltage and low power analog to digital converter Candidate: Li Shiliang Supervisor: Associate Professor Hong Hui March, 2015 杭州电子科技大学 学位论文原创性声明和使用授权说明 原创性声明 本人郑重声明： 所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得 的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过 的作品或成果。对本文的研究做出重要贡献的个人和集体，均已在文中以明确方式标明。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 论文作者签名： 日期： 年 月 日 学位论文使用授权说明 本人完全了解杭州电子科技大学关于保留和使用学位论文的规定，即：研究生在校攻读 学位期间论文工作的知识产权单位属杭州电子科技大学。本人保证毕业离校后，发表论文或 使用论文工作成果时署名单位仍然为杭州电子科技大学。学校有权保留送交论文的复印件， 允许查阅和借阅论文；学校可以公布论文的全部或部分内容，可以允许采用影印、缩印或其 它复制手段保存论文。（保密论文在解密后遵守此规定） 论文作者签名： 日期： 年 月 日 指导教师签名： 日期： 年 月 日 杭州 杭州电子科技大学硕士学位论文 摘 要 低功耗模数转换器（ADC）广泛应用于各种采用电池供电的便携式电子产品中，如移动 电话、平板电脑、智能穿戴设备和各种便携式医疗设备等。为了延长设备的使用周期，就必 须降低芯片的功耗；同时为了满足多路信号的采集需求，就要求 ADC 具有多个输入通道。低 功耗 ADC 的设计难点在于希望在降低 ADC 功耗的同时，不会过多损失 ADC 的性能和增加 ADC 的实现成本。 为了实现一款低功耗多通道高性能的 ADC，本文开展相关的研究工作，完成的主要成果 如下： (1) 采用了低成本低功耗的 ADC 实现架构。通过对比不同的 ADC 实现架构的优缺点，本 文选择了适用于低功耗低成本的逐次逼近型模数转换器（SAR ADC）结构；同时采用了低电 压的设计方案。该芯片采用 CMOS 0.35μm 工艺实现，标准电压为 3.3V。为了降低 ADC 的整 体功耗，芯片最低工作电压可从 3.3V 降低到 1.8V，从而减少了约 45%的功耗。由于 MOSFET 的阈值没有降低，所以在设计 MOS 开关、比较器、偏置电路等时，低电压设计方案具有一 定的难度。 (2) 在芯片实现过程中，设计了低功耗低成本的分段式电荷共享型 DAC 结构。电荷共享 型 DAC 使用电容阵列实现，没有静态功耗，具有较高的匹配精度，适合低功耗的应用场合。 本文采用分段式电荷共享型 DAC 结构可以进一步减小整体电容阵列的面积，从而达到低成本 低功耗的要求。 (3) 为了满足低电压低功耗高性能的要求，设计了具有轨到轨输入级的再生锁存型比较 器。轨到轨输入级采用 1:1 电流镜偏置复用技术，通过亚阈值设计，在实现低功耗的同时减 小了比较器的失调电压。再生锁存级设计了迟滞特性，可以有效消除由于回踢噪声造成的比 较器的误翻转，从而提高了比较器的抗干扰能力。 测试结果表明该 ADC 芯片是一个可用低至 1.9V 供电的 4 通道、10 位分辨率、300ksps 采样率的低电压低功耗逐次逼近型模数转换器（SAR ADC），芯片核心版图面积为 1.23mm2， 并采用 Chartered CMOS 0.35μm 工艺进行了流片实现。测试结果表明在 2V 供电，166ksps 的 采样速率下，ADC 的功耗只有 200μW；计算得到的 ADC 的信噪比（SNR）为 58.25dB，无 杂散动态范围（SFDR）为 60dB，INL 和 DNL 小于 0.2LSB，有效位数约为 9.4bit，品质因子 （FOM）为 4.9pJ/conversion-step。 关键词：低功耗，SAR ADC，低电压，分段式电容阵列 DAC，再生锁存比较器 I ABSTRACT Low power analog-to-digital converters are applied in most of varied kinds of battery-supplied portable electronic devices, e.g., mobile phones, panel computers, intelligent wearable