用VerilogHDL进行FPGA设计原则和方法.PDFVIP

下载本文档

28
0
约1.38万字
约 5页
2018-12-16 发布于湖北
举报
版权申诉

用VerilogHDL进行FPGA设计原则和方法.PDF

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

2008．qE3fiJ 毫子测试 Ma，．2008 第3期 ELECTRONICTEST No．3 HDL进行FPGA设计的原则与方法用Verilog 祁晓磊，蔡学良。孙德玮 (合肥电子工程学院合肥230037) 摘要：VerilogHDL是目前较流行的一种硬件描述语言，在FPGA设计中有着广泛的应用。本文首先介绍了 VerilogHDL语言的特点以及用其进行FPGA硬件开发的原则，然后在熟悉FPGA的硬件结构原理的基础上，遵循FPGA设计流程，以分频器和状态机为例，分别讨论了组合逻辑电路和时序逻辑电路各自的特点及其设计输入方法；最后结合FPGA的硬件特点，分析了将用VerilogHDL语言设计的电路的进行综合与设计优化并最终实现为硬件电路的方法。关键词：FPGA；VerilogHDL；EDA；硬件描述语言中图分类号：TP271文献标识码：B Methodsand ofFPGA HDL principia designusingVeriog Dewei QiXiaolei，CaiXueliang，Sun Electronic (Hefei EngineeringInstitute，Hefei230037，China) a hardware HDLhas usedinFPGA Abstract：As popular descriptionlanguage，Verilogwidely design． characteristicof HDLandthemethodFPGA HDLisintro— Fimfly，the Verilog of designusing Verilog duced；thentothe flowand andstatemachine鹊exsln— keepingdesigning takingfrequencyseparation discussesthecharacteristicandthemethodsto Combinationcircuitand pies，thepaper design Logic which on circuit basedthe withthe of Sequential acquaintance Logic configurationFPGA；lasfly，com· binedthecharacteristicof discussesthemethodsto and thecir- FPGA，thispaper synthesizeoptimize cuit HDLwitchis intohardwarecircuit． designed byVerilog lastlyimplemented Keywords：FPGA