高速PCB板级信号完整性问题分析-电子与通信工程专业论文.docxVIP

国防科学技术大学研究生院学位论文摘要 国防科学技术大学研究生院学位论文 摘要 电子设计领域的快速发展，使得由集成电路构成的电子系统朝着大规模、小体积和高 速度的方向发展。随着芯片的体积越来越小．电路的开关速度越来越快，PCB的密度越来 越大，以及信号的工作频率越来越高，如何正确处理板级信号完整性问题已经成为高速PCB 设计能否成功的关键。 课题首先介绍了传输线的类型和PCB的基本结构，分析了PCB结构对信号传输性能的 影响。 课题重点研究了板级信号完整性的关键技术一端接和串扰。在高速数字系统设计中， 端接的好坏决定了系统的成败，本文仔细研究了端接技术的原理、类型以及各种端接方式 的适用范围：针对高速PCB中普遍存在的串扰问题，仔细分析了串扰产生的原因和造成的 危害，总结了一些减小串扰的措施。 过去高速PCB布线时，过孔的阻抗常常被忽略，而正是这种过孔阻抗不连续所引起的 反射，导致了严重的信号完整性问题。课题通过对PCB过孑L的理论分析，提出了一种阻抗 可控的过孔设计方法。应用这种方法，可以有效地解决传输线阻抗不连续的问题，借助于 仿真工具对这种设计方法进行了仿真与验证。 现代高速PCB设计中，电源的种类越来越多，一个平面存在多种电源的现象(电源分 割技术)也越来越多地出现。课题中介绍了信号跨电源分割的基本原理，仔细分析了信号 跨电源分割造成的危害，研究了数模混合PCB的设计方法。 基于器件模型的板级信号完整性分析的PCB设计方法已成为现代高速PCB设计的主 流。作为巨型机等重点工程PCB设计方法的探索与研究，课题中着重研究了目前主流的PCB 仿真工具和仿真方法，仔细分析了器件模型的原理和建立方法，并通过实例，用仿真工具 进行实际的仿真与分析，对重点工程PCB设计分析方法进行了有益的探讨。 过去的PCB仿真，要加载SPICE模型才能完成，太复杂也很难实现，课题中采用加载 IBIS模型进行信号完整性分析的方法，对影响板级信号完整性的各主要因素都进行了详细 的仿真：另外，在板级仿真时，有时找不到合适的IBIS模型，通过分析信号的类型和IBIS 模型的语法格式，提出～种利用同类I／o Buffer模型替代仿真的方法，从而解决了板级 仿真的可实现性问题。 关键词：信号完整性，端接技术，串扰，过孔，跨电源分割，IBIS，SPICE，高速设计 国防科学技术大学研究生院学位论文ABSTRACT 国防科学技术大学研究生院学位论文 ABSTRACT With rapid development of modem electronic design technology,electronic system scale becomes larger and larger,speed becomes hi曲er and higher while bulk becomes smaller and smaller．Smaller the IC bulk，faster the transistor switch speed and the signal operating frequency, the density of PCB is higker．So board—level SI is more and ITlore important key factor in electronic design． In this paper,first of all，We have reviewed the type of transmission line，stnlcture of PCB， and analyzed the influence of PCB structure to signal transmission performance． Termination and crosstalk some of key technologies of board level SI．In hi曲一speed systems，one common design failure is caused by termination mismatch．So detail studies termination problem have been done in this paper．Another common problem in high—speed PCB is erosstalk．After sufficient analysis of reason and harm of crosstalk，some measures put forward to diminish crosstalk， Via impedance is often ignored in t