高速PCB设计中的信号完整性分析研究-电子与通信工程专业论文.docxVIP

摘要 摘要 摘 要 随着人们对电子产品更高性能的追求，半导体技术不断的发展，信号工作频 率不断提高，信号的上升或下降时间也因此不断的缩短，造成了传输线上信号的 反射、串扰等信号完整性问题。这些问题，严重影响了电路运行的稳定，给硬件 工程师造成了极大的困扰。传统的“设计-制版-验证分析-修改”的设计方法已经 逐渐不能满足越来越复杂的设计需求，而越来越快的产品更新周期以及成本控制 要求，更是对我们的硬件设计师提出了较高的要求。我们在进行 PCB（Printed Circuit Board，即印制板）设计时，不得不考虑信号如何才能在印制板的印制线上更好的 传输而不发生畸变。因而，我们需要在设计之初就考虑信号的完整性问题对电路 带来的影响，并采取适当的措施，消除这一影响。 本文主要针对上述问题，研究了信号完整性问题的常见现象，分析这些现象 形成的原因，并给出解决问题的方法。分析了印制板的基本构成，总结归纳了如 何才能更好的对印制线阻抗进行控制，并重点对过孔进行了探讨。介绍了 IBIS 模 型的发展、结构等，介绍了仿真工具 Cadence 的基本情况。结合实际项目，探索 仿真技术在 PCB 设计中的应用，完成了反射和串扰的仿真，并根据仿真结果完成 了 PCB 的设计。最后对实物信号进行了测量。本文的主要内容为： 1．首先介绍了传输线理论的基本知识 2．引入信号完整性问题。着重对传输线上信号的反射和串扰进行研究，分析 不同终端匹配对信号反射的抑制作用；分析攻击信号线对邻近信号线的影响，得 出如何才能减小传输线之间信号的相互串扰。针对常见的轨道塌陷问题，讨论了 其产生的原因，分析讨论了解决轨道塌陷的常用手段——去耦电容。探讨了 PCB 设计中的 EMI 问题。 3．介绍了印制板的基本构成，以及印制板电路的阻抗控制。专门对印制板的 过孔进行了分析讨论。总结了 PCB 信号完整性设计应遵循的规则。 4．目前，IBIS（I/O BufferInformation Specification）模型越来越被各器件厂商 所乐意接受，大多数厂商都提供了器件的 IBIS 模型。本文剖析了 IBIS 模型的结构， 介绍了 IBIS 模型在 EDA 仿真中的应用。 5．针对当前几款流行的仿真软件工具，我选择了对 cadence 的仿真工具进行 研究。对实际的项目进行反射和串扰的前仿真，给出了设计建议，并给出了 PCB 设计应遵循的规则。在 PCB 设计人员完成设计后，通过后仿真进行了验证。最后 给出了实际测量结果。 关键词：信号完整性，反射，串扰，IBIS，cadence。 I AB ABSTRACT ABSTRACT In the pursuit of higher performance of electronic products, the semiconductor technology constantly develop and the signal frequency constantly improve.Signal rise or fall time are therefore continuously shortened, resulting in signal integrity problems.For example ,transmission line signal reflection, crosstalk,ect. These problems, seriously affecting the stable operation of the circuit, cause great distress to the hardware engineer. The traditional design - manufacture - verify and analysis - modify design method has been unable to meet the increasingly complex design requirements, furthermore, faster product updates period and cost control requirements, put forward higher requirements for our hardware designer. We were in the PCB (Printed Circuit Board) design, have to consider how to transmit signal better in the printed circuit board without distortion. Therefore, we