基于UVM的PCIe协议IP的验证-电路与系统专业论文.docxVIP

南开大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下进行研究工作所 取得的研究成果。除文中已经注明引用的内容外，本学位论文的研究成果不包 含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所 涉及的研究工作做出贡献的其他个人和集体，均已在文中以明确方式标明。本 学位论文原创性声明的法律责任由本人承担。 学位论文作者签名： 年 月 日 非公开学位论文标注说明 (本页表中填写内容须打印) 根据南开大学有关规定，非公开学位论文须经指导教师同意、作者本人申 请和相关部门批准方能标注。未经批准的均为公开学位论文，公开学位论文本 说明为空白。 论文题目申请密级□限制(≤2 年)□秘密(≤10 年)□机密(≤20 年)保密期限20 年月日至 20 年月 日审???表编号批准日期 20年 月 日南开大学学位评定委员会办公室盖章(有效) 注：限制★2 年(可少于 2 年);秘密★10 年(可少于 10 年);机密★20 年(可少于 20 年)  摘要 近年来数字集成电路高速发展，其复杂程度越来越高，工艺要求也日益苛 刻，随之而来的是验证工作越来越重，传统验证方式远不能满足业界对验证工 作时间和质量的要求，所以验证方法学快速发展，UVM(Universal Verification Methodology)作为业界最新且被广泛应用的验证方法学，很大程度提高了验证效 率。 PCIe 作为总线接口中最为广泛应用的高速接口，在计算机显卡设备、主板、 网卡等设备上都已集成，相比传统的 PCI 接口，PCIe 接口传输速度大幅度增加， 最新一代的 PCIe 接口最高传输速度能够达到 8GT/s，其性能的提高也使得它的 相关设计与验证工作更加繁重。 本论文的验证目标是一个 PCIe 总线协议的 IP 核，在了解设计的基础上，利用 UVM 验证方法学，搭建了该 IP 核的验证平台，通过功能点覆盖、覆盖率收集等 方式达到了验证要求。 本论文对 PCIe 协议进行了分析，给出了待测 IP 核设计的功能与构成，并分 析得出了功能测试点。依据 UVM 的架构，设计并实现了 PCIe IP 的验证平台， 对平台各个组成部分给出了实现方法，通过 UVM 事务级的建模，高效快速地完 成了数据封装、验证平台组件创建和连接、仿真用例设计以及结果提取的过程。 在仿真过程中，对监视器获得的典型波形进行了分析，完成了功能覆盖率 98%， 代码覆盖率 95%的要求，满足了项目需求。本论文的研究重点是在分析 PCIe IP 设计的基础上对验证平台的建立，采用 UVM 方法学架构，实现验证组件，搭建 可复用的高效率验证平台。 关键词： UVM; SystemVerilog; 验证; PCIe I  Abstract In recent years, the rapid development of digital integrated circuits has made its complexity higher and it requires more advanced techniques. What is followed is that the workload of its verification is increasingly heavier. Traditional verification methods cannot meet the requirements of this industry in quality and speed and therefore, Universal Verification Methodology, known as UVM, is widely used in commercial companies. UVM has been a key to improve the efficiency of integrated circuits verification. PCIe is the most widely used high-speed bus interface in computer graphics card, motherboard equipment, network cards and some other equipment. Compared with traditional PCI interface, the speed of PCIe transmission has been largely improved. The latest generation of PCIe has supported the hi