清华大学出版社微机原理与接口技术(第3版)第2章.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 例： 已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 画出各段在内存中的分布。 * 例： CS=1055H 段首地址=10550H DS=250AH 段首地址=250A0H ES=2EF0H SS=8FF0H 10550H 250A0H 2EF00H 8FF00H 代码段 数据段 附加段 堆栈段 * 例 设某操作数存放在数据段，DS=250AH，数据所在单元的偏移地址=0204H。则该操作数所在单元的物理地址为： 250AH ×16+0204H = 252A4H * 3. 存储器的保护模式 保护模式： 支持多任务的工作模式，提供了多任务保护机制； 内存段的访问受到限制，不能再随意存取数据段。 保护模式下的内存访问 不再直接从段寄存器中获得段基地址，段基地址存放在内存的段描述符表中，由段描述符寄存器给出段描述符表的基地址，段寄存器中仅存放段选择符。 * 保护模式下的存储器地址变换 * 4. 堆栈及堆栈段的使用 堆栈： 内存中一个特殊区域，用于存放暂时不用或需要保护的数据。 常用于响应中断或子程序调用。 * 例： 已知 SS=1000H，SP=0100H 则： 堆栈段的段首地址= 栈顶（偏移）地址= 若该段最后一个单元 地址为10200H，则： 栈底偏移地址= 段首 栈底 栈顶 堆栈区 10000H 0100H 0200H * 5. 内部寄存器小结 全部为16位寄存器 只有4个数据寄存器分别可分为2个8位寄存器 所有16位寄存器中： 全部通用寄存器中，只有AX和CX中的内容一定为参加运算的数据，其余通用寄存器中的内容可能是数据，也可能是存放数据的地址； SP中的内容通常为堆栈段的栈顶地址； 段寄存器中的内容为相应逻辑段的段地址； IP中的内容为下一条要取的指令的偏移地址； FLAGS中有9位标志位 * 6. 实模式下的存储器寻址小结 每个内存单元在整个内存空间中都具有惟一地址 每个内存单元的地址都由两部分组成： 段基地址 段内相对地址（偏移地址） 段基地址决定了逻辑段在内存中所占的区域，改变段基地址，则改变了逻辑段的位置。 一个逻辑段的默认长度为64KB，最小长度值为16B。 逻辑段可以有多个，但只有4种类型。在一个程序模块中，每种类型的逻辑段最多只能有一个。 * 六、总线时序 * 时序 时序： CPU各引脚信号在时间上的关系 总线周期： CPU完成一次访问内存（或接口）操作所需要的时间。 一个总线周期至少包括4个时钟周期。 * 七、8088系统总线 * 主要内容： 总线的基本概念和分类； 总线的工作方式； 常用系统总线标准。 * 1. 概述 总线： 是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的通道。 地址总线（AB） 数据总线（DB） 控制总线（CB） * 2. 总线分类 CPU总线 系统总线 外部总线 片内总线 片外总线 按相对CPU的位置分 按层次结构分 * 3. 总线的系统结构 单总线结构 CPU M M I/O I/O I/O * 多总线结构 面向CPU的双总线结构 面向主存的双总线结构 双总线结构 多总线结构 * 面向CPU的双总线结构 存储器与I/O接口间无直接通道 CPU M I/O I/O I/O * 面向存储器的双总线结构 在单总线结构基础上增加一条CPU到存储器的高速总线 CPU M I/O I/O I/O * 现代微机中的多总线结构 * 4. 总线的基本功能 数据传送 仲裁控制 出错处理 总线驱动 * 5. 常用系统总线 ISA（8/16位） PCI（32/64位） AGP（加速图形端口，用于提高图形处理能力） PCI-E（PCI Express ） 目前最新的系统总线标准，采用串行方式传输数据，依靠高频率来获得高性能。 * 6. 总线的主要性能指标 总线带宽（B/S）：单位时间内总线上可传送 的数据量 总线位宽（bit）： 能同时传送的数据位数 总线的工作频率（MHz） 总线带宽= （位宽/8）?（工作频率/每个存取周期的时钟数） * 7. 两种工作模式下的总线连接 8088可工作于两种模式下 最小模式为单处理器模式，控制信号较少，一般可不必接总线控制器。 最大模式为多处理器模式，控制信号较多，须通过总