Altera收发器PHYIP内核用户指南-Intel.PDF

Altera 收发器 PHY IP 内核用户指南 订阅 UG-01080 101 Innovation Drive 2014.04.25 San Jose, CA 95134 反馈 内容 Protocol-Specific 和 Native Transceiver PHY 的介绍1-1 Protocol-Specific Transceiver PHY1-1 Native Transceiver PHY 1-2 Non-Protocol-Specific Transceiver PHY 1-4 收发器 PHY 模块1-4 收发器重配置控制器1-5 复位收发器 PHY1-5 运行仿真测试台1-6 不支持的特性：1-8 入门指南概述 2-1 IP 内核的安装和授权 2-1 设计流程2-2 MegaWizard Plug-In Manager 流程 2-3 指定参数2-3 仿真 IP 内核2-4 10GBASE-R PHY IP 内核 3-1 10GBASE-R PHY 发布信息 3-6 10GBASE-R PHY 器件系列支持3-6 Stratix IV 器件的 10GBASE-R PHY 性能和资源利用3-7 Arria V GT 器件的 10GBASE-R PHY 性能和资源使用3-7 Arria V GZ 和 Stratix V 器件的 10GBASE-R PHY 性能和资源使用 3-7 参数化 10GBASE-R PHY3-8 常用选项参数 3-8 Stratix IV 器件的模拟参数 3-11 10GBASE-R PHY 接口3-12 10GBASE-R PHY 数据接口 3-13 10GBASE-R PHY 状态， 1588 和 PLL 参考时钟接口3-16 可选复位控制和状态接口 3-17 Arria V GT 器件的 10GBASE-R PHY 时钟 3-18 Arria V GZ 器件的 10GBASE-R PHY 时钟 3-18