图的Steiner最小树构建与其布线应用.pdfVIP

第一章引言 第一章引言 研究动机和背景 自从1958年美国德州仪器和仙童公司分别研制出世界上第一块集成电路 (IC)，人类开启了微电子和信息时代的大门。随着计算机、网络以及各种移动 终端的普及，集成电路技术在推动人类生活和生产方式的变革中发挥了举足轻重 的作用。在短短50多年的时间，集成电路经历了小规模集成(SSI)、中规模集 成(MSI)、大规模集成(LSI)的发展阶段，目前己进入了超大规模集成(VLSI) on 和特大规模集成(ULSI)阶段，形成了片上系统(Systemchip，SOC)和片上 on 网络(Network chip，NOC)的时代。 遵循著名的摩尔定律[1】，集成电路芯片上晶体管的集成度按指数级的速度 不断增长着，同时芯片的特征尺度也从早期的微米级别、深亚微米级别进入了如 今的纳米级别。2012年Intel发布的酷睿i7四核处理器，芯片的特征尺寸已达到 了22nm，集成的晶体管的数量也达到了惊人的14．8亿[2]。根据国际半导体技术 能集成的晶体管数量可以达到1280亿。 随着半导体制造工艺的发展以及芯片设计规模指数级的增长，电子设计自动 化(Electric DesignAutomation，EDA)技术已成为了电子设计技术的核心【4】。 EDA技术是以计算机和微电子技术为基础，汇集了计算几何、拓扑学、逻辑学、 计算数学等多学科的最新研究成果，来自动化地实现电路的综合、分析、仿真等 工作。目前，EDA技术已经覆盖了电路设计的整个流程。如图1．1所示，EDA 软件成本占了现代芯片设计制造成本中相当大的比重。 fiRS 2009芯片成本f璺位：百万S) 加O ∞O ∞ O ∞0 ∞O ∞ O O0 2014 2017 20202021202220232024 20092010201120122013 加15 2016 ∞182lDt9 ●硎牛消毒自戎本 囵EDA软件消幕目j5：本 图1．1芯片设计制造成本[4] l 万方数据 第一章引言 随着计算机、通信、消费类电子、移动互联网的蓬勃发展，人们对高性能、低功 耗芯片的需求曰益增长，这对EDA技术带来了更多的挑战。一方面，特征尺寸 的下降、次级物理效应的凸显，使得现有的EDA技术需要考虑更多可实现性、 to 成品率等问题。另一方面，芯片规模的增长、从设计到投入市场的时间(Time Market，TTM)不断缩短，对EDA设计算法的性能提出了更多更高的要求。 因此，研究EDA领域所出现的新问题，并设计更高效的EDA算法，对于满 足日益复杂困难的集成电路设计制造具有极其重要的意义。 1．1VLSI设计流程及物理设计 集成电路的设计周期一般包括： 系统规范说明，功能设计，逻辑设计，电路 设计，物理设计，设计验证，制造， 封装和测试等。其流程如下图1．2所示： 【系统规范说明 ◆ 电路划分 功能设计