图形处理器平台上的超大规模集成电路设计规则检查加速.pdfVIP

图形处理器平台上的超人规模集成电路发计规则检查加速 第一章 第一章引言 1．1问题 VLSI的设计过程从给出芯片的设计要求开始到芯片封装是一个周期长、耗资 大的复杂过程，为了保证芯片制造有足够的成品率，必须强制集成电路(IC)掩 模图形服从一定的几何约束，这就是所谓的工艺设计规则。设计规则包括线宽、 间距、覆盖、面积、露头和凹口等规则，它们分别给出最小线宽、最小间距、最 小覆盖、最小面积、最小露头和最小凹口等数值。如果设计违反这些规则，就会 导致芯片无功能或成品率下降。相应的检查称为DRC[n。 由于集成电路的集成度按照摩尔定律不断增长，DRC的复杂程度也不断提升， 运算时间越来越长。多年来，设计人员通过艰苦的工作提出了一些基于硬件的DRC 方法【21。其最大问题就是缺乏灵活度，硬件架构只针对一种设计规则。设计规则 变化不可避免地引起硬件的重构，这显然是不切实际的，对资源和人力的浪费极 大。于是，设计人员想到了新的解决方案[3】，首先方案中涵盖全部设计规则，再 根据特定的设计规则要求对硬件进行裁剪。由于引入了可编程逻辑器件(FPGA)， 系统的灵活度在一定程度上得到提升，但同时也造成了资源的浪费和成本的提 高。相同的问题存在于基于索尼公司的PlayStation2平台的DRC框架14J。 1．2方法 本文提出了基于CPU和GPU双平台的DRc加速系统解决了上述问题。近年来， GPU得到极大发展，GPU的性能正以每年2．8倍的速度增长。2001年，GPU的功能历 史性的增强和完善，在片段级和顶点级上开始支持可编程性，GPU的应用向通用 计算领域拓宽。随着第四代GPU的出现，像素和项点可编程性更加通用，可以包 含上千条指令，而且开始具备浮点运算功能，纹理不再限制在[0，1]范围，从而 可以处理任意数组【5】，并且在同一时钟内可以获取多个纹理，使我们的DRC力fl速 系统具备了必要条件。一块可编程显卡目前的市场价格并不高，相当数量的设计 人员已经配备了一块可编程的显卡，只是没有被使用者意识到并加以利用。可编 程显卡的普及更使我们的研究具备了充分条件。在我们的解决方案中，CPU和GPU 按照各自优势进行合理分工，CPU主要完成DRC中的一些逻辑操作，同时为GPU收 集所要计算的大量浮点数数据，以纹理的形式输入至UGPU中去，GPU再将计算结果 以点的颜色的形式输出给CPU。GPU计算的同时，CPU还可以并行的完成其他操作， 这样更能充分的利用系统资源基于这些原因，我们设计了基于GPU平台的DRC方 4 图形处理器平台上的超大规模集成电路设计规则检查加速 第一章 法。 1．3本文的主要研究工作介绍及章节安排 本文以可编程图形硬件技术和其在通用领域内的应用作为文章的主线，以超 大规模集成电路中长期困扰设计人员的时效性差的DRC自H速作为辅线，介绍了作 者硕士生学习期间的主要工作。在其余的章节中，主要介绍如下内容： 第二章版图验证的介绍，主要介绍版图验证的基础知识，需要注意哪些问 题，已有的办法等。 第三章介绍GPGPU的概念，介绍在GPU上进行通用计算的条件，并介绍笔者 的一些经验，最后介绍一些现有的GPGPU应用。 第四章介绍GPU在VLSIDRC中的应用，软件架构和数据流程等，并比较分析 GPU的性能。 第五章总结与展望，总结现有工作，简单介绍未来可能有的研究方向。 图形处理器平台上的超大规模集成电路设计规则检查加速 第_=二章 第二章版图验证的介绍 2．1版图验证背景 2．I．1版图设计流程 一般情况下，超大规模集成电路设计流程如下图所示： VLSI nFlow Desig 图2．1VLSI设计流程 1、系统规范化说明(SystemSpecification) 图形处理器平台上的超大规模集成电路漫计规则检查加速 第二章