计算机组成原理实验指导书(下)资料.doc

 多周期处理器-MIPS CPU-7 Instructions设计 一、设计说明 1.处理器应支持MIPS CPU-7 Instructions指令集。 1)MIPS CPU-7 Instructions＝{addu，subu，ori，lw，sw，beq，jal}。 (1)指令：无符号加addu 指令格式：addu rd,rs,rt 指令功能：rd ← rs + rt 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 000000 rs rt rd 00000 100001 (2)指令：无符号减subu 指令格式：subu rd,rs,rt 指令功能：rd ←rs - rt 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 000000 rs rt rd 00000 100011 (3)指令：或立即数ori 指令格式：ori rt,rs,imm16 指令功能：rt ← rs | (zero-extend)imm16 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 001101 rs rt immediate (4)指令：加载字lw 指令格式：lw rt, imm16(rs) 指令功能：rt ← memory[rs + (sign-extend)imm16]? 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 100011 rs rt imm16 (5)指令：存储字sw 指令格式：sw rt, imm16(rs) 指令功能：memory[rs + (sign-extend)imm16] ←rt? 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 101011 rs rt immediate (6)指令：等于转移beq 指令格式：beq rs,rt, imm16 指令功能：?if (rs == rt) PC ← PC+4 + (sign-extend)imm162 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 000100 rs rt immediate (7)指令：跳转并链接jal 指令格式：jal addr26 指令功能：$31-PC+4；PC ←(PC+4)[31..28],addr26,0,0? 指令编码： 31..26 25..21 20..16 15..11 10..6 5..0 op rs rt rd shamt func 000011 address 2)所有运算类指令均可以不支持溢出。 2.处理器为多周期设计，如图1所示。 图1 5周期数据通路 表1 5周期设计 分段通路 段内 平行功能 起始 (读寄存器) 中间逻辑 结束 (写寄存器) 依赖 读取指令 PC IM IR 读操作数 读2个寄存器 IR RF A/B 读取指令 读1个寄存器，立即数扩展 A(/B)，EXT 执行 R-R运算 A，B ALU ALUOut 读操作数 R-I运算 A，EXT 访存 读存储 ALUOut DM DR 执行 执行 写存储 ALUOut，B DM 回写 存储回写 DR RF 读存储@访存 计算回写 ALUOut RF 执行 二、设计工具 1.ModelSim或Xilinx ISE。 2.Mars。 三、设计要求 1.多周期处理器由datapath(数据通路)和controller(控制器)组成。 图多周期处理器 1)数据通路应至少包括如下module：PC(程序计数器)、NPC(NextPC计算单元)、RF (通用寄存器组，也称为寄存器文件、寄存器堆)、ALU(算术逻辑单元)、EXT(扩展单元)、IM(指令存储器)、DM(数据存储器)等。 2)控制器由状态机控制。 图控制器的状态机 2.图为参考的数据通路架构图。 1)该图支持MIPS-7 Instructions指令集。 2)如果你对数据通路做了比较大的调整，请注意务必不要与要求矛盾。 图 多周期数据通路 3.多周期数据通路应必须包括PC、NPC、IM、DM这4个独立模块。 其中： 1)IM：容量为4KB(32bit×1024字)。 2)DM：容量为4KB(32bit×1024字)。 4.层次及模块实例化命名必须满足下列要求 1)本project的顶层设计