网站大量收购独家精品文档,联系QQ:2885784924

数字频率计课程设计..docx

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
课题的任务和要求 总体方案设计 设计思路 2.设计方案比较 (1)方案一 本系统采用可控制的计数、锁存、译码显示系统,石英晶体振荡器及多级 分频系统,带衰减器的放大整形系统和闸门电路四部分组成。由晶体振荡器,多级分频系统及门控电路得到具有固定宽度T的方波脉冲做门控信号,当门控信号到来,闸门开启,周期为TX的信号脉冲和周期为T的门控信号相与通过闸门,在闸门输出端产生的脉冲信号送到计数器,计数器开始计数,知道门控信号结束,闸门关闭。单稳1的哲态送入锁存器的使能端,锁存器将计数器结果锁存,计数器停止计数并被单稳2的暂态清零。若取闸门的时间T内通过闸门的信号脉冲个数为N,则锁存器中的锁存计数。测量频率可直接从数字显示器上读出。 (2)方案二 纯硬件的实现方法,系统采用由时基电路、放大整形电路、逻辑控制电路和数码显示器四部分组成。时基电路的作用是产生一个标准时间信号(高电平持续时间为1s),经过三极管与555构成的施密特整形电路放大整形,由74LS90十进制计数器和74LS273锁存器将所测的频率传给数码管,显示出来。 (3)方案比较 方案一和方案二均可实现课题要求,且方案二可根据闸门时间选择量程范围。而且方案二最大的特点就是全硬件电路实现,电路稳定性好、精度高、没有繁琐的软件调试过程,大大的缩短了测量周期。根据实际实验现有的器件及我们所掌握的知识层面,我们选择采用方案二。 3.Xx电路原理框图 数字频率计的原理框图计数器 计数器 锁存器 译码器 多谐振荡器 10进制分频器 显示器 放大整形 正弦波 矩形波 自检 控制电路 闸门 1s 0.001s 图1-1 数字频率计原理框图 4Xx电路原理图 总电路图 图3-6-1 整体电路图 单元电路设计 xx电路工作原理 1.放大整形电路 (1)电路分析: 对信号的放大功能由三极管构成放大电路来实现,对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件,一般的数字电路器件当输入起过一定的阈值,其输出一种状态,当输入小于这个阈值时,转变为另一个状态,而施密特触发器不是单一的阈值,而是两个阈值,一个是高电平的阈值,输入从低电平向高电平变化时,仅当大于这个阈值时才为高电平,而从高电平向低电平变化时即使小于这个阈值,其仍看成为高电平,输出状态不这;低电平阈值具有相同的特点。 图3-1-1放大整形电路原理图 3时基电路设计 (1)原理: 脉冲形成电路的作用是将待测信号(如正弦波,三角波或者其它呈周期性变化的波形)整形变成计数器所要求的脉冲信号,其周期不变。本电路采用由555定时器所构成的施密特触发器,4位十进制数显示;时基电路由 555 定时器及分频器组成, 555 振荡器产生脉冲信号,经分频器分频产生的时基信号,其脉冲宽度分别为: 1s, 0.1s;当被测信号的频率超出测量范围时,报警. 电路原理图如下所示。 图3.1脉冲形成电路图(下边) 分频电路 图3.2 分频电路 74160,是一个4位二进制的计数器,它具有异步清除端与同步清除端不同的是,它不受时钟脉冲控制,只要来有效电平,就立即清零,无需再等下一个计数脉冲的有效沿到来。具体功能如下: 1.异步清零功能 只要(CR的非)有效电平到来,无论有无CP脉冲,输出为“0”。在图形符号中,CR的非的信号为CT=0,若接成七进制计数器,这里要特别注意,控制清零端的信号不是N-1(6),而是N(7)状态。其实,很容易解释,由于异步清零端信号一旦出现就立即生效,如刚出现0111,就立即送到(CR的非)端,使状态变为0000。所以,清零信号是非常短暂的,仅是过度状态,不能成为计数的一个状态。清零端是低电平有效。 2.同步置数功能 当(LD的非)为有效电平时,计数功能被禁止,在CP脉冲上升沿作用下D0~D3的数据被置入计数器并呈现在Q0~Q3端。若接成七进制计数器,控制置数端的信号是N(7)状态,如在D0~D3置入0000,则在Q0~Q3端呈现的数据就是0110。 3.3 移位寄存器 图3.3移位寄存电路 74LS194移位寄存器的控制输入端S1和S0是用来进行移位方向控制的,S0为高电平时,移位寄存器处于向左移位的工作状态,二进制数码在CP脉冲的控制下由高到低逐位移入寄存器,因此可以实现串行输入;在S1为低电平时,移位寄存器处于向右移位的工作状态,二进制数码在CP脉冲的控制下逐位移出寄存器(低位在前,高位在后)。在串行输入、并行输出的转换中,若将四位二进制数码全部送入寄存器内(四位寄存器)。由于每个CP脉冲移位寄存器只移一位,四位二进制数码需要四个CP脉冲。但若四位二进制数码还含有其它检验码(如奇偶校验码),则总数码有几位就需

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档