- 1、本文档共24页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电子技术基础试卷(本科)及参考答案
试卷一
一、(20分)选择填空。从每个小题的四个选项中选出一个正确答案,并将其编号填入该题后的括号中。
1.十进制数3.625的二进制数和8421BCD码分别为( )
11.11 和11.001 B.11.101 和0011.011000100101
C.11.01 和11.011000100101 D.11.101 和11.101
2.下列几种说法中错误的是( )
A.任何逻辑函数都可以用卡诺图表示。 B.逻辑函数的卡诺图是唯一的。
C.同一个卡诺图化简结果可能不是唯一的。 D.卡诺图中1的个数和0的个数相同。
3.和TTL电路相比,CMOS电路最突出的优点在于( )
A.可靠性高 B.抗干扰能力强
C.速度快 D.功耗低
4.为了把串行输入的数据转换为并行输出的数据,可以使用( )
A.寄存器 B.移位寄存器
C.计数器 D.存储器
5.单稳态触发器的输出脉冲的宽度取决于( )
A.触发脉冲的宽度 B.触发脉冲的幅度
C.电路本身的电容、电阻的参数 D.电源电压的数值
6.为了提高多谐振荡器频率的稳定性,最有效的方法是( )
A.提高电容、电阻的精度 B.提高电源的稳定度
C.采用石英晶体振荡器 C.保持环境温度不变
7.已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用( )
A.五进制计数器 B.五位二进制计数器
C.单稳态触发器 C.多谐振荡器
8.在图1-8用555定时器组成的施密特触发电路中,它的回差电压等于( )
A.5V B.2V
C.4V D.3V
图1-8
二、(12分)已知输入信号A、B、C的波形,试画出图2所示各电路输出(L1、L2、L3)的波形。设触发器的初态为0。
图2
三、(10分)如图3所示,为检测水箱的液位,在A、B、C、三个地方安置了三个水位检测元件,当水面低于检测元件时,检测元件输出低电平,水面高于检测元件时,检测元件输出高电平。试用与非门设计一个水位状态显示电路,要求:当水面在A、B之间的正常状态时,仅绿灯G亮;水面在B、C 间或A以上的异常状态时,仅黄Y灯亮;水面在C以下的危险状态时,仅红灯R亮。
图3
四、(12分)逻辑电路如图4所示,试画出Q0、Q1、Q2的波形。设各触发器初态为0。
图4
五、(12分)已知某同步时序逻辑电路的时序图如图5所示。
1.列出电路的状态转换真值表,写出每个触发器的驱动方程和状态方程
2.试用D触发器和与非门实现该时序逻辑电路,要求电路最简。画出逻辑电路图。
图5
六、(12分)用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001,试画出各输出端Q3、Q2、Q1、Q0和L的波形。
图6
七、(10分)电路如图7所示,图中74HC153为4选1数据选择器。试问当MN为各种不同输入时,电路分别是那几种不同进制的计数器。
图7
八、(12分) 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形;
(a)
(b)
图8
数字电子技术基础试卷(本科)及参考答案
试卷二
一、(18分)选择填空题
1. 用卡诺图法化简函数F(ABCD)=(0,2,3,4,6,11,12)+(8,9,10,13,14,15)得最简与-或式________。
A. B.
C. D.
2. 逻辑函数F1、F2、F3的卡诺图如图1-2所示,他们之间的逻辑关系是 。
A.F3=F1?F2 B.F3=F1+F2
C.F2=F1?F3 D.F2=F1+F3
图1-2
3. 八选一数据选择器74151组成的电路如图1-3所示,则输出函数为( )。
A. B.
C. D.
图1-3
4. 图1-4所示电路中,能完成Qn+1=逻辑功能的电路是( )
图1-4
5. D/A转换电路如图1-5所示。电路的输出电压υ0等于( )
A. 4.5V B.
C. 4.25V D. -8.25V
图1-5
6.用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是( )
A. 16片,10根 B. 8片,10根
C. 8片,12根 D. 16片,12根
7.某逻辑门的输入端A、B和输出端F的波形图1-7所示,F与A、B的逻辑关系是:
A. 与非; B. 同或; C.异或; D. 或。
图1-7
二、(12分)逻辑电路如图2 a、b、c所示。试对应图d所示输入波形,分别画出输出端L1、、L2 和L3
(a) (b)
(c ) (d)
图2
三、(12分)发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图(不用化简)。
(a) (
文档评论(0)