网站大量收购独家精品文档,联系QQ:2885784924

数字逻辑电路课程设计-全自动洗衣机控制器的设计..doc

数字逻辑电路课程设计-全自动洗衣机控制器的设计..doc

  1. 1、本文档共13页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE PAGE 8 数字逻辑电路课程设计 设计题目全自动洗衣机控制器的设计 姓 名 学 号 专 业 班 级 完成日期 目录 一、实验目的…………………………………………………………………3 二、设计题目与思路…………………………………………………………3 三、总体方案的设计与选择…………………………………………………4 四、使用元件…………………………………………………………………5 五、分析与心得………………………………………………………………5 六、附件一:实验代码………………………………………………………5 一 、实验目的 进一步掌握数字电路课程所学的理论知识。 了解数字电路设计的基本思想和方法,学会科学分析和解决问题。 熟悉几种常用集成数字芯片,并掌握其工作原理,进一步学会使用其进行电路设计。 4. 培养认真严谨的工作作风和实事求是的工作态度。 二 、设计题目与思路 本次数字电路课程设计我选择的题目是“全自动洗衣机控制器”。 这个系统的主要功能是: 1. 设计一个全自动洗衣机控制器电路,实现对洗衣机的全自动控制。 根据全自动洗衣机的控制原理设计一个控制电路,使之能够控制全自动洗衣机完成整个工作过程。洗衣机工作过程如下: 当按下复位按钮时,洗衣机上电,控制电路复位到初始状态(默认水位为“中”);使用者可根据衣服的多少,按下水位控制按钮,改变水位设置,以控制上水时加水的多少;当按下启动/暂停按钮时,洗衣机开始洗衣的第一个操作:进水阀门打开,开始上水,并根据水位设置(高、中、低、少)历时不同的时间timeadd(8s、7s、6s、5s);然后进水阀门关闭,电机开始运转,开始洗衣过程,并历时9s;然后电机停止运转,排水阀门打开,开始排水,并根据水位设置(高、中、低、少)历时不同的时间timedrain(7s、6s、5s、4s);然后排水阀门关闭,进水阀门打开,开始第二次上水,并历时timeadd……当甩干结束后,整个洗衣过程完成,扬声器发出持续15秒的急促的“嘀嘀”音,提示用户洗衣结束。 洗衣机工作过程简记如下: 空闲(idle)→第一次加水(water1)7s→洗衣(wash)9s→第一次排水(drain1)6s→第二次加水(water2)7s→漂洗(rinse)9s→第二次排水(drain2)6s→甩干(dry)5s→蜂鸣15s 2、控制器只要送出对应的控制信号就可以了。这些控制信号控制的继电器不需要购买。 3、用开关启动洗衣机,数码管动态显示剩余时间,发光二极管点亮或停止,表示电机的运动规律。 三、总体方案的设计与选择 1.总体方案的设计 经过分析问题及初步的整体思考,拟定以下方案: 总体电路共分三大块。第一块实现洗衣机运行过程控制;第二块实现花洗衣机水位控制;第三块实现数码管状态显示。 主体框图如下: CLK主分频器洗涤定时器水流控制器正反向控制主分频器 CLK 主分频器 洗涤定时器 水流控制器 正反向控制 主分频器 四、 使用元件 1.设计所需的元件: TDS系列数字电路实验系统 1套; ISP系统可编程器件以及集成电路 -1套; PC 计算机 1台; 实验板一个; 万用表一个; 导线若干; 五、分析与心得 这次课程设计对我来说是一项很大的挑战,看到题目后几乎没有思路,翻阅教材,看了下自动洗衣机那张的讲解,有了眉目,但是设计的内容过于庞杂,很难下手。这时候,我选择从已有的程序着手,先看懂,然后和同学讨论思路,最后形成了这个作业。做仿真波形的时候,就是验证结论的时候,过程还算顺利。通过这次作业,掌握了从没接触过的VHDL语言,加强了动手能力,发现了学会查阅资料的重要性,受益匪浅。 附件: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY test IS PORT( clk:IN STD_LOGIC;--500HZ信号,用于扫描数码管-- clear:IN STD_LOGIC; --复位信号-- start:IN STD_LOGIC; --开始暂停-- model1:IN STD_LOGIC_VECTOR(3 DOWNTO 0);--模式控制-- --w:OUT STD_LOGIC; m:OUT STD_LOGIC; --d:OUT STD_LOGIC; v:OUT STD_LOGIC; SDISP:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);--输出水位-- ADISP:OUT STD_LOGIC_VECTOR(3 DOWNTO

文档评论(0)

jiayou10 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

版权声明书
用户编号:8133070117000003

1亿VIP精品文档

相关文档