数字钟实验报告.docxVIP

HUBEI NORMAL UNIVERSITY 电工电子实验报告 课程名称 电路系统仿真实验 选题名称 数字电子钟 选题性质 综合设计 姓名学号 班级名称 所在院系 物理与电子科学学院 报告时间 2017.5.9 引言 数字钟是一种数字电路技术实现时、分、秒计时的装置，钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播。而且与传统的机械表相比，它具有走时准确、显示直观、无机械转动无需人的经常调整等优点。数字钟的设计涉及到模拟电子与数字电子技术，其中绝大部分是数字部分、逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。现在主要用各种芯片实现其功能，更加方便和准确。 一 、 设计任务与要求 1、设计一个具有时、分、秒显示的电子钟（23小时59分59秒），能够实现时、分校准功能(和整点报时功能)。 2、用74LS162计数器实现时、分、秒计数，用时钟源提供秒标准信号，用6位数码管显示时间，用普通开关在高低电平间切换提供时、分校准的单脉冲。 3、采用主电路和子电路的形式分解整机电路，数码管显示电路、校时电路、整点报时电路放在主电路中，其他电路放在子电路中。 4、元器件布局合理、连接线整齐规范（尽量让导线少弯折、至少采用一次总线），注释美 二 、实验内容 1、内容详解 数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。 因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”，“星期”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒、星期”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。 将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。每累计24小时，发出一个“星期脉冲”信号，该信号将被送到“星期计数器”，“星期计数器” 采用7进制计时器，可实现对一周7天的累计。译码显示电路将“时”、“分”、“秒”、计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。 整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。 校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。 三 、图为数字钟的一般构成框图。 分显示时显示秒显示 分显示 时显示 秒显示 秒计时器校准电路分计时器报时电路时计时器 秒计时器 校准电路 分计时器 报时电路 时计时器 译码器译码器译码器 译码器 译码器 译码器 分频器晶体振荡器 分频器 晶体振荡器 四、设计方案 秒脉冲 用时钟源提供秒标准信号。 二十四进制计数电路 时电路为二十四进制，显示数字为00~23，采用两片74LS162组成，74LS162具有同步清零和同步预置功能，电路如图所示。 二十四进制记数电路 ENT、ENP为使能端，同时为高电平时计数，否则为保持。当计数脉冲到来时，U5计数，U5输出不为1001时，Rco输出低电平。当U5输出1001时，Rco输出高电平。在下一脉冲到来后，U6开始加计数，U5输出变为0000，U5又进入保持状态。当U5输出为0011，且U6输出为0010，此时，构成反馈清零法的与非门U15A输出为低电平，在下一脉冲到来时将U5、U6输出清零。实现二十四进制计数功能。 六十进制计数电路 和秒均为六十进制，它们由一级十进制和一级六进制计数器级联构成，显示数字为00~59，采用两片74LS162组成，如图所示。U1A输出除用作自身清零外，同时还作为下一级计数器的脉冲信号。 六十进制记数电路 校准电路 只校准时和分。本来校准电路需要一个RS触发器组成的单脉冲发生器，但 是简便起见，用普通开关在高低电平间切换提供时、分校准的单脉冲。校准时，将脉冲信号的来源（即自动）切换到人工校准开关，由校准开关在高低电平间的切换获取单脉冲信号。 总结 1，实验总结 由振荡器、秒计数器、分计数器、时计数器、显示数码管设计了数字时钟电路，经过仿真得出较理想的结果，说明电