第二章(8086微处理器)2010..ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 各种周期的动态演示 T1状态，CPU通过多路复用引脚发送地址信息（包括BHE*引脚），指出要寻址的存储单元或外设端口的地址。在T1后期，使用ALE的下降沿将地址锁存。 T2状态，多路复用引脚的AD15～ AD0呈高阻状态，A19～A16和BHE*引脚输出状态信息。CPU发送读写控制信号，表明本次操作是读操作还是写操作。 8086的总线周期的概念 T3状态， A19～A16和BHE*引脚继续输出状态信息，数据总线上出现由CPU输出的信息或者从存储器或I/O端口读入的信息。 T4状态，在T4状态和前一个状态的下降沿处，CPU对数据总线采样，获得数据，总线周期结束。 如果由于外设或者存储器速度慢，没有准备好写入数据或者给CPU的数据，则在T3启动前通过ready通知CPU，CPU进入Tw状态等待，直到ready信号通知CPU准备好。 8086的总线周期的概念 8086 CPU的读/写总线周期 ★ 8086 CPU的读总线周期 ★ 8086 CPU的写总线周期 T1 后 ① IO/M 变高表示存储器读,变低表示I/O读 ② 给出地址,若为存储器给出20位地址,若为I/O端口,给出低16位地址(高4位地址线A19～A16为低电平) ③ ALE 变为有效,将复用线上的地址锁存起来 ④ DT/R 变低,表示CPU读 最小模式下8086的读周期时序 最小模式下8088的读周期时序 T2状态下① A19/S6～A16/S3 引脚输出状态信号S6～S3② AD15～AD0转为高阻③ RD 变低, 允许读出④ DEN 变低, 允许数据传送 T3状态下 经过译码找到指定的存储单元或I/O端口,经过一段延迟,指定单元内容出现在AD15～AD0上。若到时数据出不来,可用一个产生READY信号的电路,使在T3和T4之间产生一个或几个Tw来解决时序配合。 CPU在T4下降沿采样数据线,获取数据 1.最小模式下8088的读周期时序 插入TW状态的存储器读周期 演示 8086 CPU的读总线周期 a. 8086 CPU的读总线周期 AD15～AD0 b. 8086 CPU的写总线周期 AD15～AD0 习题 1. 8086工作在最小模式和最大模式系统中的主要区别是什么？ 2. 8086系统中为什么一定要有地址锁存器？需要锁存哪些信息？ 3. 什么是时钟周期，什么是总线周期，什么是指令周期，它们之间有什么关系？ 习题 4. 8086系统中用时钟发生器8284A产生哪些信号？ 5. 8086系统中的8286芯片和8282芯片是什么器件，分别起什么作用？ 6. 8086CPU的读/写总线周期包含多少个时钟周期？什么情况下需要插入等待周期Tw？插入多少个Tw取决于什么因素？ 习题 7. 8086系统要求复位信号RESET起码维持多少个时钟周期的高电平，如果是初次加电引起的复位，则要求维持不小于多长时间的高电平？ 8. 若8086工作于最小方式下，试指出当CPU完成将AH中的内容送到物理地址为9100H的存储单元操作时，以下哪些引脚信号应为低电平：BHE(总线周期的第一部分时间时)、RD、WR、M/IO、DT/R。 * * * * * * * * * * * * * * * * READY 存储器或I/O口就绪，输入、高电平有效 在总线操作周期中，8088/8086CPU会在第3个时钟周期的前沿测试该引脚 如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw CPU在等待周期中仍然要监测READY信号，有效则进入第4个时钟周期，否则继续插入等待周期Tw。 DEN*（Data Enable） 数据允许，输出、三态、低电平有效 有效时，表示当前数据总线上正在传送数据， 可利用它来控制对数据总线的驱动 DT/R*（Data Transmit/Receive） 数据发送/接收，输出、三态 该信号表明当前总线上数据的流向 高电平时数据自CPU输出（发送） 低电平时数据输入CPU（接收） 3. 中断请求和响应引脚 INTR（Interrupt Request） 可屏蔽