基于65nm工艺新型sram存储单元设计-电路与系统专业论文.docxVIP

目录目录 目录 目录 摘要 I Abs仃act ．．1I 目录 ．ⅡI 第1章绪论 ．1 1．1课题研究背景 ．．1 1．2国内外研究现状 ．1 1．3 MOS存储器的分类 3 1．4本文章节安排 ．5 1．5本章小结 ．．6 第2章传统SRAM单元架构及分析 7 2．1 SRAM总体结构 7 2．2传统六管SRAM存储单元 8 2．2．1电路结构 。8 2．2．2传统六管单元的工作原理 。9 2．2．3电路结构优缺点 12 2．3四管SRAM存储单元 ．12 2．3．1电路结构 12 2．3．2工作原理 12 2．3．3电路结构优缺点 13 2．4七管SRAM存储单元 ．13 2．4．1电路结构 13 2．4．2工作原理 ．14 2．4．3电路结构优缺点 15 2．5八管SRAM存储单元 ．15 2．5．1电路结构 15 2．5．2工作原理 16 2．6本章小结 17 第3章基于位交错结构的SRAM单元设计 。1 8 3．1 SRAM单元中软错误与位交错结构 18 3．1．1 SRAM单元中的软错误 18 Ⅲ 万方数据 基于65nm工艺新型SRAM存储单元设计3．1．2位交错结构 基于65nm工艺新型SRAM存储单元设计 3．1．2位交错结构 19 3．2位交错结构所产生的问题 21 3．2．1半选择破坏 2l 3．2．2半选单元的额外功耗 25 3．3解决半选问题的技术分析和研究 26 3．3．1工艺级设计技术 26 3．3．2写返回技术 27 3．3．3基于存储单元设计技术 28 3．4新型十二管存储单元设计 30 3．4．1新型十二管存储单元基本结构 30 3．4．2新型十二管存储单元工作原理 31 3．4．3新型十二管单元读写操作时半选问题 33 3．5本章小结 35 第4章新型十二管存储单元性能分析 36 4．1写裕度仿真 36 4．2稳定性仿真 ．37 4．2．1静态噪声容限仿真 38 4．2．2读噪声容限仿真 39 4．3静态功耗仿真 4l 4．4动态功耗仿真 42 4．4．1读功耗 42 4．4．2写功耗 ．43 4．5本章小结 44 第5章总结与展望 45 5．1设计总结 45 5．2工作展望 46 致谢 ．47 参考文献 ．48 攻读硕士期间发表的论文 ．．52 IV 万方数据 第l章绪论第1章绪论 第l章绪论 第1章绪论 1．1课题研究背景 半导体技术的进步导致超大规模集成电路系统在人们生活中应用快速增长。 目前微型处理器和片上系统已经广泛应用于各个领域：智能穿戴产品、娱乐系统 和汽车电子设备等。为了获得更好的性能，在微处理器和SOC系统中，存储器 所占的面积不断增大，根据国际半导体技术蓝图(International Technology Roadmap For Semiconductors，ITRS)预测未来整个系统芯片将会有90％以上的 面积被存储器占据11J。 在各种存储器中，静态随机存储器(static random access memory，SRAM) 以无需刷新就可以保存信息，存储的数据稳定、读写速度快以及功耗低等优点， 使得它在诸多存储器中应用最为广泛。 SRAM电路结构主要由存储阵列、译码器、灵敏放大器、输入输出电路和时 序控制电路五大部分组成。存储阵列是由存储单元(cell)构成的矩阵。传统六 管单元存在读稳定性和写能力冲突的问题，改善其中一个因子都将会影响另一 个。六管单元在读操作期间，内部存储点是直接通过存取管和外部位线相连的， 因而内部数据容易受到外部噪声的影响。本文从存储单元设计的角度提出一种没 有半选问题并能够对传统六管单元缺陷加以改进的新型十二管存储单元结构。 1．2国内外研究现状 SRAM存储单元占有SRAM芯片绝大部分面积，其功耗的大小严重影响SRAM 总体功耗，随着工艺技术的不断进步，泄露电流增大，这种影响更加明显；同时， 为了降低存储单元软错误率，提高SRAId稳定性，国内外很多科研单位和半导体 技术企业不仅对SRAM整体架构和外围电路进行低功耗和高稳定性研究，还对 SRAM存储单元的研究做出了很多努力，成果丰硕。 2009年David J．Rennie：Manoj Sachdev等人提出了一种软错误鲁棒性的 四节点十管存储单元，可以提供差分读操作。在衬底电压低于0．45v时，和传统 万方数据 基于55ran工艺新型SRAM存储单元设计十二管双互锁存储单元相比，具有更大的噪声容限，泄漏电流降低26％。和传统 基于55ran工艺新型SRAM存储单元设计 十二管双互锁存储单元相比，具有更大的噪声容限，泄漏电流降低26％。和传统 六管存储单元相比，虽然电源电压降低一半，但这种结构仍然具有和六管单元相 似的噪声容限，有较低的静态功耗，软错误率也比传统六管单元低妇