基于28纳米工艺的光通信芯片低功耗物理设计-微电子学与固体电子学专业论文.docxVIP

独 创 性 声 明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 签名： 日期： 年 月 日 关于论文使用授权的说明 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 签名： 导师签名： 日期： 年 月 日 摘要 摘要 AB ABSTRACT I I PAGE PAGE IV 摘 要 随着工艺的的发展，当今的片上系统芯片不仅要求有最小的面积，最优的性 能，还要有最低的功耗。低功耗设计首先要求有较低的功耗值，这样设备使用时 间更长，还要求有较好的电压降值来保证电路的性能。随着台积电 28 纳米工艺的 成熟，现功耗结构已经发生了变化，这就要求设计者积极应对这些变化，在设计 每个阶段注意细节，挖掘并尝试新方法来最大程度降低功耗。随着工艺的发展， 芯片面积和线宽越来越小，功耗密度不断增大，给后端物理设计者带来了极大的 挑战。 本文首先从物理层次上来分析功耗的结构及产生机理。阐述了伴随工艺的发 展，功耗结构比例的变化。在此基础上，对系统级，代码设计级，综合级的低功 耗设计方法学进行研究。 对于电路级的低功耗设计，即为物理实现阶段采取的低功耗策略。在第三章 中，实现了一款基于 28 纳米工艺光通信芯片的低功耗物理设计。由于工作频率高 达 2.7GHz，所以功耗和电压降将会是除了性能之外的一个很大的瓶颈。主要讲述 的是模数转换器子系统级的物理设计，阐述整个项目物理实现过程，包括布局规 划，电源网络规划，标准单元布局，低功耗时钟树设计，时钟树后优化，绕线， 静态时序分析，物理验证。主要阐述芯片在各个流程阶段遇到的问题，以及解决 方法。 最后总结了物理设计中的低功耗策略以及功耗分析结果。通过物理设计，使 得高阈值的器件的比例达到 85%。漏电功耗降低了 35%。电压降也达到最初的预 期指标。 关键词：超深亚微米，模数转换器，低功耗，物理设计 ABSTRACT With the development of process, todays SOC(System On Chip) chip requires the smallest area, higher performance, and more reduced power depletion. Firstly, chip requires reduced power depletion values, so that the device can work longer, then requires a better voltage drop to guarantee circuit’s performance. With the incoming of 28 nano technology, the power component has been changed, the designers should respond to these changes actively, pay attention to the details of design, dig and try new ways to optimize power depletion. With the evolution of nano technology, the chip area and net width are smaller and smaller, but the power denseness is more serious. It brings a great challenge to back-end physical designers. Firstly, we analyze the structure and the mechanism of power from the physical level of design, then elaborat the structural changes of power consumption with the development of process. And then we do detail r