基于fpga的图像采集处理系统的应用研究-测试计量技术及仪器专业论文.docxVIP

摘 摘 要 Abst Abstract -I- -I- - - PAGE II- 摘 要 图像采集与处理系统一直以来备受数字系统设计领域的关注，传统的以单片机为 控制核心的图像采集处理系统集成度低、功能单一、处理的速度不高，难以满足现今 对图像采集处理系统高性能的需求。为了解决这一问题，本文系统中选择内部逻辑资 源丰富、具有良好可编程特性的现场可编程门阵列 FPGA 芯片作为图像采集控制的处 理器，用它来完成对采集处理系统的全程控制，并在 FPGA 内部用硬件描述语言对中 值滤波算法及卷积算法进行了改进和优化。 本设计构建了基于 FPGA 的图像采集与预处理系统，主要由 CMOS 图像传感器 模块、SCCB 控制器模块、以 SDRAM 控制器为核心的图像缓存模块、纯硬件实现的 UART 模块、图像降噪预处理模块以及客户端数据接收和编码显示处理模块等构成， 设计了图像采集系统的硬件电路，并且实现了软件控制处理程序。 SCCB 接口是对图像传感器工作方式配置的接口，系统利用 FPGA 的两个普通 I/O 口来模拟 SCCB 时序，最终在 FPGA 内用同步有限状态机实现了 SCCB 控制器的设计。 首先，系统根据图像传感器输出的同步信号在 FPGA 内用硬件逻辑的方法生成各控制 信号，完成了有效图像数据的获取及存储。然后，利用改进型的快速中值滤波算法对 获取的数据在 FPGA 中进行降噪预处理，提高了图像预处理速度，并利用模块化的设 计方法设计了便于图像帧存储的 SDRAM 控制器，其中为了解决异步时钟域引起的亚 稳态，还设计了两个异步 FIFO 进行数据缓冲。接着，系统用 Verilog HDL 以纯硬件 的方法实现了 UART，达到了数据的有效传输。最后，利用 VC++实现了串行通信编 程及图像的编码显示处理及存储，并对 FPGA 图像预处理中用到的卷积运算进行了分 析与优化。 测试结果表明本系统能够较好地实现图像采集与预处理功能，采集系统前端速度 较快，改进的图像预处理算法能够达到预期结果，为后期的功能扩展及图像处理算法 的优化奠定了良好的理论基础且积累了实践经验。 关键词：FPGA；CMOS 图像传感器；中值滤波；SDRAM；SCCB Abstract Image acquisition and processing system has attracted much attention in the field of digital system design. The traditional image acquisition processing system taking single-chip microcomputer as control core cannot meet current high performance requirements due to its low integration, single function, and low processing speed. To solve this problem, the field-programmable gate array FPGA chip, which has rich internal logical resource and good programmable feature, is chose in the system complete the full control of the acquisition and processing system. The image acquisition and pre-process system based on FPGA is designed and built, which includes CMOS image sensor module, SCCB controller module, image cache module taking SDRAM as the control core, UART module implemented by pure hardware, image noise reduction pretreatment module and client data receiving and coding display management module and so on. What’s more, the hardware circuit of the image acquisition system is designed and software control processing program is implemented. S