第6章组合逻上辑电路.pptVIP

6.1 组合逻辑电路的分析与设计 组合逻辑电路是由基本的逻辑门电路组合而成，其主要特点是:电路在任何时刻的输出状态只与该时刻的输入状态有关，而与先前的输入状态无关。 6.1.1 组合逻辑电路的分析 组合逻辑电路的分析，就是对给定的组合逻辑电路进行逻辑描述，写出它的逻辑关系表达式以确定该电路的功能，或提出改进方案。 6.1.1 组合逻辑电路的分析 （1）根据给定电路的逻辑结构，逐级写出每个门电路的输入、输出关系式，最后得到整个电路的输入、输出关系式; （2）用公式法或卡诺图法化简这个逻辑关系表达式; （3）将各种可能的输入状态组合代入简化的表达式中进行逻辑计算，求出真值表; （4）根据真值表，确定电路的逻辑功能或改进方案。有时逻辑功能难以用简练的语言描述，此时列出真值表即可。 6.1.2 组合逻辑电路的设计 （1）分析设计要求，设定输入变量和输出变量，对它们进行状态赋值（即规定输入、输出变量的0、1两种逻辑状态的具体含义）; （2）根据逻辑功能列真值表; （3）根据真值表写出输出函数的最小项表达式，用卡诺图法或公式法进行化简，并转换成命题所要求的逻辑函数表达式形式; （4）画出与所得表达式相对应的逻辑电路图。 6.1.2 组合逻辑电路的设计 （1）状态赋值不同，输入、输出之间的逻辑关系也不同，得到的真值表也不同。 （2）应从工程实际出发，尽量减少设计电路所需元件的数量和品种。 （3）提倡尽量采用集成门电路和现有各种通用集成电路进行逻辑设计，用通用集成门电路构成的逻辑电路无论是在可靠性方面，还是在性价比方面都有许多优势。 （4）由于逻辑函数的表达式不是惟一的，因此，实现同一逻辑功能的电路也是多样的。在成本相同的情况下，应尽量采用较少的芯片。 6.2 编码器和译码器 6.2.1 编码器 在数字系统中，常将具有特定意义的信息（数字或字符）编成若干位代码，这一过程叫编码。实现编码操作的电路叫编码器。 6.2.1 编码器 1.二进制编码器 二进制编码器是将2的m次幂个信号转换成m位二进制代码的电路，8-3线编码器即三位二进制编码器是个普通的编码器，由于m=3，其功能是对八个输入信号进行编码。 6.2.1 编码器 2.二-十进制编码器 将十进制数0～9转换成二进制代码的电路，称为二-十进制编码器。二-十进制代码简称BCD代码，是以二进制代码表示十进制数。 6.2.1 编码器 3. 8421BCD码优先编码器 当同时有一个以上的信号输入编码电路时，电路只能对其中一个优先级别最高的信号进行编码，这种编码器称为优先编码器。优先编码器分为二进制优先编码器和8421BCD码（二-十进制）优先编码器。集成编码器多为优先编码器。 6.2.2 译码器 译码是编码的逆过程，把代码的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。译码器是数字系统和计算机中常用的一种逻辑部件。 6.2.2 译码器 1.二进制译码器 二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。如果输入信号有n位二进制代码，输出信号为m个，则m=2的n次幂 。二进制译码器的逻辑特点是，若输入为n个，则输出信号有2的n次幂个，对应每一种输入组合，只有一个输出为1，其余全为0。所以也称这种译码器为n-2的n次幂线译码器。 6.2.2 译码器 1.二进制译码器 6.2.2 译码器 2.二—十进制译码器 将4位二—十进制代码（BCD码）翻译成十进制代码0～9的逻辑电路就叫二—十进制译码器。它有4个地址输入端，10个输出端，故又叫4-10线译码器。在4-10线译码器中，4个地址输入有16个状态组合，其中有6个状态组合译码器无对应输出的代码，称这6个状态组合为伪码。输出能拒绝伪码或输入伪码对输出不起作用的译码器也称全译码器。常用的二—十进制集成译码器有74LS42、74HC42、T1042、T4042等 6.2.2 译码器 2.二—十进制译码器 6.2.2 译码器 3.七段显示译码器 4LS47、74LS48是七段显示译码器，其输入是BCD码，输出是七段显示器的段码。使用74LS47的译码驱动电路如图所示。 6.2.2 译码器 4.译码器的应用 （1）地址译码 （2）扩展应用 （3）实现逻辑函数 6.3 数据选择器和数据分配器 6.3.1 数据选择器 能够实现从多路数据中选择一路进行传输的电路叫做数据选择器，简称MUX，亦称多路选择器、多路调制器或多路开关。电路为多输入，单输出形式。 6.3.1 数据选择器 1.双四选一数据选择器74LS153 6.3.1 数据选择器 2.八选一数据选择器74LS151 6.3.1 数据选择器 3.数据选择器的应用 （1）扩展数据通道 （2