第十四章 触发器.ppt

第十四章 触发器 基本RS触发器的状态表 （a） 逻辑电路图； （b） 逻辑符号图 表 14-2 逻辑状态表 图 14 –3工作波形图 （a） 逻辑图 （b） 逻辑符号 表 14-7四位二进制 加法计数器状态表 因此，高位触发器的CP端应接低位的Q端。计数前，先在各触发器的 端加一置“0”负脉冲，使所有的触发器F0～F3全部处于“0”状态，即Q0=Q1=Q2=Q3=0，这种情况称计数器清“0”。 已清“0”的所有计数器初始状态为“0”，即计数器为“0000”状态。  当第一个脉冲结束时，触发器F0由0变为1，即Q0由0变为1， 0由0变为1产生一正跳变，它对F1不起作用，这时计数器呈Q3Q2Q1Q0=0001状态。  当第二个脉冲结束时，触发器F0由1变为0，即Q0＝0， ＝1，由于Q0由1变为0产生负跳变，送至F1的输入端，于是F1由0变为1，并产生一正跳变，这个脉冲对F2不起作用，故计数器呈Q3Q2Q1Q0＝0010状态。  当第三个计数脉冲结束时， 触发器F0翻转为1，即Q1=1， =0，F1F2F3都不翻转，计数器状态为Q3Q2Q1Q0=0011。 如此继续下去，可画出其波形图，其状态表如表14-7。 第一位Q0每累计一个数，状态都要变一次； 第二位Q1每累计两个数，状态变一次；第三位Q2每累计四个数， 状态变一次；第四位Q3每累计八个数，状态变一次。 1 1 1 0 7 0 1 1 0 6 1 0 1 0 5 0 0 1 0 4 1 1 0 0 3 0 1 0 0 2 1 0 0 0 1 0 0 0 0 0 Q0 Q1 Q2 Q3 输入脉冲序号 * * 组合逻辑电路：输出变量状态仅由输入变量的组合状态来决定，与电路原状态无关，即电路没有记忆功能。 时序逻辑电路：输出变量状态不仅取决于当前的输入状态，且与电路的原状态有关，即电路具有记忆功能。 触发器是一种具有输出两种稳定状态的电路，可以分别代表二进制数码1和0。因此，触发器是储存数字信号的基本单元，是各种时序电路的基础。  按逻辑功能的不同， 触发器有RS触发器、JK触发器和D触发器等。 第一节 R-S触发器 一、 基本R-S触发器 下图是基本RS触发器的逻辑图和逻辑符号。它由两个与非门交叉连接而成。R、S是输入端，Q、Q 是输出端。  RD SD RD SD 在正常条件下， 若Q=1， 则 =0， 称触发器处于“1”态；若Q=0，则 =1，称触发器处于“0”态；输入端RD称为置“0”端，SD称为置“1”端。 下面分析输入与输出的逻辑关系。  (1) SD=1， RD=0。 当 RD=0时，与非门A的输出为1，即 =1。由于SD=1，与非门B的两个输入端全为1，所以B门的输出为0，即Q=0。若触发器原来处于“0”态， 在SD=1，RD=0信号作用下，触发器仍保持“0”态；若原来处于“1”态，则触发器就会由“1”状态翻转为“0状态。  (2) SD=0， RD=1。 设触发器的初始状态为0，则Q=0， =1。由于SD=0，B门有一个输入为0，其输出Q则为1，而A门的输入全为1，其输出 则为0。因此，触发器由“0”状态翻转为“1”状态。若它的初始状态为1 态，触发器仍保持“1”状态不变。  (3) SD=1， RD=1。 在SD=1、RD=1时，若触发器原来处于“0”态，即Q=0， =1， 此时B门的两个输入端都是1，输出Q=0，A门有一个输入为0， 输出 =1， 触发器的状态不变。 若触发器原来处于“1”状态，即Q=1、 =0， 此时，A门输出为0，即 =0，B门输出为1，即Q=1，触发器的状态也不变。由此可见，SD=1, RD=1触发器保持原有状态，这体现了触发器的记忆功能。  (4) SD=0， RD=0。 RD、 SD全为0时，A、B两门都有0输入端，则它们的输出Q、 全为1，这时，不符合Q与 相反的逻辑状态。当R和S同时由0变为1后，触发器的状态不能确定