- 1、本文档共53页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA技术及其应用
第6章 实用状态机设计技术
6.1 有限状态机设计初步
6.1.1 为什么要使用状态机
1、状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点。
2、由于状态机的结构相对简单,设计方案相对固定,特别是可以定义
符号化枚举类型的状态,这一切都为VHDL综合器尽可能发挥其强大的
优化功能提供了有利条件。
3、状态机容易构成性能良好的同步时序逻辑模块,这对于对付大规模
逻辑电路设计中令人深感棘手的竞争冒险现象无疑是一个上佳的选择。
此外为了消除电路中的毛刺现象,在状态机设计中有更多的设计方案可
供选择。
4、与VHDL的其他描述方式相比,状态机的VHDL表述丰富多样、程
序层次分明,结构清晰,易读易懂;在排错、修改和模块移植方面也有
其独到的好处。
5、在高速运算和控制方面,状态机更有其巨大的优势。
6、高可靠性。
6.1 有限状态机设计初步
6.1.2 数据类型定义语句
TYPE 数据类型名 IS 数据类型定义 OF 基本数据类型 ;
或
TYPE 数据类型名 IS 数据类型定义 ;
TYPE week IS (sun,mon,tue,wed,thu,fri,sat) ;
TYPE m_ state IS ( st0,st1,st2,st3,st4,st5 ) ;
SIGNAL present _state,next _state : m_state ;
TYPE BOOLEAN IS (FALSE,TRUE) ;
TYPE my _logic IS ( 1 ,Z ,U ,0 ) ;
SIGNAL s1 : my _logic ;
s1 = Z ;
6.1 有限状态机设计初步
6.1.3 一般有限状态机的结构
1. 说明部分
ARCHITECTURE ...IS
TYPE FSM_ST IS (s0,s1,s2,s3);
SIGNAL current_state, next_state: FSM_ST;
...
6.1 有限状态机设计初步
6.1.3 一般有限状态机的结构
2. 主控时序进程
FSM: s_machine
PROCESS current_state PROCESS
clk
REG COM
comb_outputs
reset next_state
state_inputs
图6-1 一般状态机结构图
6.1 有限状态机设计初步
6.1.3 一般有限状态机的结构
3. 主控组合进程
4. 辅助进程
【例6-1】
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY s_ machine IS
PORT ( clk, reset : IN STD_LOGIC;
6.1 有限状态机设计初步
state_ inputs : IN STD_LOGIC_VECTOR (0 TO 1);
comb_ outputs : OUT INTEGER RANGE 0 TO 15 );
END s_ machine;
ARCHITECTURE behv OF s_ machine IS
TYPE FSM_ST IS (s0, s1, s2, s3); --数据类型定义,状态符号化
6.1.3 一般有限状态机的结构
SIGNAL current _state, next _state: FSM_ST;--将现态和次态定义为新的数据类型
BEGIN
REG: PROCESS (reset, clk) --主控时序进程
BEG
您可能关注的文档
- DBSIDEALFAQ星展IDEAL网上理财服务常见问题.PDF
- DCDC变换器闭环控制系统分析和仿真.PDF
- DCDC变换器模糊自整定PID控制器设计.PDF
- DC-DC电源模块HZD03A、HZD05A系列.PDF
- DC电源线路电涌保护器(5A).PDF
- DC资源管理系统.PDF
- DE80110闭环步进电机.PDF
- Debian新维护者手册i.PDF
- DedeCMS安装指导手册.PDF
- DEFOR抽取式紫外(UV)气体分析器.PDF
- 《职业院校“双证书”制度实施中的学生心理健康教育研究》教学研究课题报告.docx
- 《保险公司资产负债管理能力在金融监管政策下的应对策略研究》教学研究课题报告.docx
- 《基于BIM技术的建筑工程施工进度管理与施工质量监管研究》教学研究课题报告.docx
- 《高校思想政治理论课案例教学资源开发与思想政治教育课程教学手段创新研究》教学研究课题报告.docx
- 《资产证券化在地方政府债务风险化解中的政策效应与风险传导研究》教学研究课题报告.docx
- 《共享出行平台用户信任度提升的信任构建机制与策略优化》教学研究课题报告.docx
- 《商业综合体服务质量评价指标体系构建与消费者权益保护法律研究》教学研究课题报告.docx
- 3 《互联网金融风险监管中的金融科技创新与监管挑战》教学研究课题报告.docx
- 《区域大气污染联防联控机制下跨部门协同治理的环保产业政策创新与产业优化策略研究》教学研究课题报告.docx
- 4 《新型冠状病毒肺炎康复患者心理康复干预的心理干预效果与心理治疗结合研究》教学研究课题报告.docx
文档评论(0)