基于ATCA架构的高速交换设备信号完整性应用研究-电子与通信工程专业论文.docxVIP

独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作 及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地方 外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为 获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与 我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的 说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘， 允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全 部或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘要 摘要 摘 要 随着电子技术的飞速发展，集成电路的数据速率和时钟速率不断提高，信号 边沿速度也越来越高，与此同时，元器件的复杂度也在不断增加，PCB 已经成为 了高性能的系统结构模块。一系列信号完整性问题，如反射、串扰、过冲、下冲、 振铃等，不断凸显出来，如果处理不当，就会导致整个设计的失败，所以信号完 整性问题已经成为一个设计能否成功的重要因素之一。传统的 PCB 设计方法已经 无法满足设计需求。因此，在高速电路 PCB 设计过程中，通过仿真尽量减小或消 除因信号完整性问题带来的影响已经成为必然。 本论文基于麦克斯韦电磁场理论、传输线理论和阻抗理论，对反射、串扰等 信号完整性问题进行了深入研究，给出了相应的解决方法。在此基础上，以某高 速交换设备为例，对其进行了信号完整性设计分析。通过搭建仿真环境，介绍仿 真软件和模型，给出信号完整性仿真的基本流程。在 Cadence PCB SI 软件环境下， 对关键网络——MAC、PHY 网络信号等进行反射、串扰仿真分析，归纳出抑制信 号完整性问题的布局、布线约束规则，根据规则完成 PCB 设计并进行仿真验证， 确保在设计阶段减小或消除信号完整性问题，达到良好的设计效果，进一步证明 了高速电路信号完整性应用研究的重要性。 本文针对千兆网交换子系统提出了一套完整的 PCB 设计规则，使某高速交换 设备信号完整性问题出现的概率大大降低，设备能够实现 1000M 接口自适应和 16 路千兆网口无阻塞交换。设备在网络测试中表现良好，掉包率低，经过眼图比对 可以看出，按照此规则设计出来的系统，抗噪声能力良好，过门限失真较小，满 足设计需求。 本文归纳了千兆网交换子系统信号完整性设计流程，为规范我所高速电路设 计打下了基础，为高速产品可靠性地提升铺平了道路，具有十分重要的意义。 关键词：高速电路，信号完整性，反射，串扰，仿真 I AB ABSTRACT ABSTRACT With the rapid development of electronic technology, the data rate and the clock rate of integrated circuits continue to improve, the edge of signal speed is also getting higher and higher, at the same time, the complexity of components is also increasing, PCB has become the system structure module of high performance. A series of signal integrity problems, such as reflection, crosstalk, overshoot, undershoot, ringing, etc. continue to appear, if not handled properly, will cause the entire design failure, so, signal integrity issues have become an important factor in the success of a design. Traditional PCB design method has been unable to meet the design requirements. Therefore, in the high-speed circuit PCB design process, through the simulation to reduce or eliminate the influence caused by the sig