基于ATE的百万门级FPGA测试方法的研究-集成电路工程专业论文.docxVIP

万方数据 万方数据 MILLION GATE LEVEL FPGA TESTING RESEARCH BASED ON ATE A Thesis Submitted to University of Electronic Science and Technology of China Major: Master of Engineering Author: Wang Shi Ying Advisor: Professor Li Ping School : School of Microelectronics and Solid-State Electronics 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工 作及取得的研究成果。据我所知，除了文中特别加以标注和致谢的地 方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含 为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明 确的说明并表示谢意。 作者签名： 日期： 年 月 日 论文使用授权 本学位论文作者完全了解电子科技大学有关保留、使用学位论文 的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁 盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文 的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编学位论文。 （保密的学位论文在解密后应遵守此规定） 作者签名： 导师签名： 日期： 年 月 日 摘 要 摘 要 FPGA（Field Programmable Gate Array），即现场可编程门阵列，因其丰富的内 部资源以及应用上的灵活性，深受研发及应用工程师的喜爱，得到十分迅速的发 展，已广泛应用于许多领域。国内已经出现了自主研发的百万门级 FPGA 芯片， 其测试技术也得到了广泛的重视和研究。对于 FPGA 制造商而言，对芯片的批量 测试需要借助于自动化测试设备（ATE：Automatic Test Equipment），泰瑞达公司 的 J750 大规模集成电路测试系统是目前国内应用最广泛的测试系统之一，因此基 于 J750 的 FPGA 测试系统的程序开发具有很强的可移植性，便于推广，有着实际 的应用价值。本文就是以 J750 为测试开发平台，以成都华微电子科技有限公司自 主研制的百万门级 FPGA 芯片做为研究模型，对其测试方法进行研究。 本论文的主要工作内容如下： 首先对 FPGA 器件在国内外的研究状况进行了讨论，分析了未来 FPGA 的发 展趋势，指出为本文所要研究的方向及讨论内容。 其次就本论文所研究器件的框架及内部结构做了详细的分析。主要包括可编 程逻辑单元（CLB）、可编程输入输出单元（IOB）、块状 SelectRAM、数字时钟管 理器（DCM）、乘法器、内部互联线以及器件的配置方式。这部分的研究为本论文 后面的研究工作指出了方向。 再次，本论文在研究器件结构的基础上，对相关的故障模型逐个做了分析， 对一些测试理论进行了讨论性研究，主要包括穷举测试、路径扫描测试方法、存 储器的测试方法、内建自测试测试（BIST）、边界扫描测试方法，单独讨论了 FPGA 内部互联线的故障模型和测试方法。这部分理论为本论文之后的讨论提供了重要 的理论依据。 最后以百万门级 FPGA 芯片为研究对象，以 J750 测试平台为条件，讨论了具 体的测试方法和实现过程。根据测试平台的特点，利用研究对象的结构和测试理 论相结合的方法，研究出具体实现对百万门级 FPGA 的实际有效的测试方法，从 降低测试成本的要求出发，对其主要的组成单元进行了高覆盖率测试，可以达到 制造商对于筛选测试的要求，并且具有很强的可移植性。本论文的研究结果最终 以 J750 测试平台的测试程序为表现形式。 I 摘 要 由于条件的限制，本论文对器件的一些结构测试还存在缺陷，主要包括对数 字时钟管理器的测试，由于测试平台条件的限制，测试时只能做到功能测试，对 于较高的频率测试要求没能达到；还有对本地互联线资源的故障模型还未能找到 一种很好的解决方案，用以实现简单有效的测试。这些问题有待今后继续研究。 关键词：百万门级 FPGA，泰瑞达 J750，测试理论，测试方案，ATE II ABSTRACT ABSTRACT FPGA, Field Programmable Gate Array, it is deeply loved by engineers of researching, developing and applying for its abundant interior resources and flexibility in