兼容MCS-51的微控制器设计与实现-软件工程专业论文.docxVIP

兼容MCS．51的微控制器设计与实现摘要 兼容MCS．51的微控制器设计与实现 摘要 本论文基于目前SoC系统技术的发展情况，设计一个可用于SoC系统的微 控制器球。该微控制器的指令集完全兼容于MCS．51系列的微控制器。传统的 MCS-51是基于CISC(Complex Instruction Set Computer,复杂指令集)架构的微 控制器，其特点是指令只能依次顺序地执行，且需要微程序对指令进行译码。也 正是因为这些原因，传统的MCS．51的指令执行速度比较慢。一条单机器周期的 指令需要十二个时钟周期。本课题的目的在于提高MCS．51的指令执行速度，提 升其在SoC系统中的应用价值。 该微控制器采用数据总线和指令总线相分离的哈佛总线和二级指令流水线 设计，并使用硬布线逻辑代替微程序控制，加快了微控制器的速度，提高了指令 执行效率。所有的模块都采用Verilog硬件描述语言进行设计描述，使用EDA工 具进行功能仿真、综合。 在本设计基础上，还需深入研究并行设计流程，并提供能缩短设计周期和提 高设计效率的有效解决方案。 【关键词】 微控制器，哈佛总线，MCS．51，流水线 薹查坚!：!!塑塑丝墅堡垦生皇壅翌Abstract 薹查坚!：!!塑塑丝墅堡垦生皇壅翌 Abstract In this thesis，a microcontroller used in SoC is designed．It’s based on the present SoC system technology,and completely compatible with the MCS-51 series microcontroller．The traditional MCS-51 is based on CISC architecture，whmh executes instructions sequentially and translates instructions to micmprogram． Because ofthe reason，the tradition MCS-51 executes instructions slowly．It costs 12 clocks persingle machine cycle instruction．Our design is to speed up MCS一5 1 and increase its value in SoC system． The microcontroller iS based On Harvard architecture，two—stage instruction pipelines and hard·wired logic instead ofmicro-program．All these technologies speed up the microcontroller’s speed and increase its performance．All the modules of the microcontroller are described with Verilog HDL and synthesized with high-level synthesis EDA tools． Do research on parallel design flow,and provide all effective solution that reduce the design cycle and enhance the efficiency at further work． This paper has contributed a lot to the design of the more complex microcontrollen Simulatenously,it has given the way to the design of SoC based on the core ofmierocontroller． [Key Words]Microcontroller,Harvard Bus，MCS·5 1 II 量820280学位论文独创性声明 量820280 学位论文独创性声明 本人所呈交的学位论文是我在导师的指导下进行的研究工作及取得的研究 成果。据我所知，除文中已经注明引用的内容外，本论文不包含其他个人已经 发表或撰写过的研究成果。对本文的研究做出重要贡献的个人和集体，均已在 文中作了明确说明并表示谢意。 作者签名：盎当虚垒 日期：2丝必≥厶． 学位论文使用授权声明 本人完全了解华东师范大学有关保留、使用学位论文的规定，学校有权保 留学位论文并向国家主管部门或其