基于FPGA逻辑分析仪的研制-微电子学与固体电子学专业论文.docxVIP

独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作 及取得的研究成果。尽我所知，除文中已经标明引用的内容外，本论文 不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文的研 究做出贡献的个人和集体，均已在文中以明确方式标明。本人完全意识 到本声明的法律结果由本人承担。 学位论文作者签名： 日期： 年 月 日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即： 学校有权保留并向国家有关部门或机构送交论文的复印件和电子版，允 许论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部 或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫描等复 制手段保存和汇编本学位论文。 保 密□，在 年解密后适用本授权书。 本论文属于  不保密□。 (请在以上方框内打“√”) 学位论文作者签名： 指导教师签名： 日期： 年 月 日 日期： 年 月 日 华 华 中 科 技 大 学 硕 士 学 位 论 文 I I 摘 要 逻辑分析仪是一种专门用于数字系统的测试仪器，由于其体积庞大、价格昂贵， 很大程度上影响了其在实际中的应用，本文通过对 VGA 显示的虚拟测试仪器的特性 进行研究，设计了一款基于 FPGA 的逻辑分析仪。工作重点是解决数据写入速度较 慢、采样频率不高、分析的范围和质量低等问题。 文中首先研究了传统逻辑分析仪的数据捕获部分，由于采用外部寄存器存在稳 定性能差，数据读进速度缓慢的问题，提出一种使用 FPGA 内部的 M4K 块作为移位 寄存器连续写入数据的方法，可以有效的提高采样数据的速度和性能的稳定性。 在数据读写方面，使用了两个异步 FIFO 一个用于上电初始化的状态控制，而另 一个则用于正常工作时的状态控制，并将 FIFO 中的数据量作为随机存储器的状态指 示，提高了读、写和存储有效数据的能力。 在数据存储部分，由于系统时钟（FPGA 内部的工作时钟）和输出的信号之间存 在相位的移动。参考 SDRAM 的数据手册提供的相关时序参数，进行移位估算，并计 算出最佳相移是 1.2005ns。根据时序结果的分析，对传输到 SDRAM 的时钟信号添加 了+2ns 的偏移，从而保证 SDRAM 在锁存数据时有足够的建立和保持时间。 最终，经过 FPGA 验证与 VGA 实时显示实验，可以认定本逻辑分析仪功能正确， 与设计相符，具有变频采样时钟和 16 路采样通道。本逻辑分析仪使用液晶显示器作 为波形显示屏幕，用 FPGA 控制，其接口、数据传输及数据显示全是数字化工作的， 因而实时采样波形的显示效果良好，标志着未来逻辑分析仪一个新的发展趋势。 关键词：逻辑分析仪 FPGA 变频采样 移位寄存器 II II Abstract Logic analyzer is a special testing instrument for digital system. At present because of its bulky ,expensive significantly affect its application in practice.This paper has analyzed the characteristics of the virtual testing instrument based on the VGA display, and I designed a logic analyzer based on FPGA, trying to solve the question in data writing speed is lower, low sampling frequency, narrow analysis range and the low quality of data. This paper first studies of the traditional logic analyzer to capture some of the data , due to existence of a stable external registers poor performance data is read into the problem of low. I use the M4K block of FPGA as a shift register to keep reading data, effectively improving the sampling rate and the stability of its performance. In the data reading and writing ,using tow asy