基于MIPS64指令子集的RISC处理器的设计与实现-计算机科学与技术专业论文.docxVIP

万方数据 万方数据 NanjingUniversity of Aeronautics and Astronautics The GraduateSchool College of Computer Science and Technology Design and implementation of a RISC processor based on MIPS64 instruction subset A Thesis in Computer Science and Technology by Sun Qiaozhi Advised by Associate Prof. Shi Huibin Submitted in Partial Fulfillment of the Requirements for the Degree of Master of Engineering January, 2015 承诺书 本人声明所呈交的硕士学位论文是本人在导师指导下进 行的研究工作及取得的研究成果。除了文中特别加以标注和致 谢的地方外，论文中不包含其他人已经发表或撰写过的研究成 果，也不包含为获得南京航空航天大学或其他教育机构的学位 或证书而使用过的材料。 本人授权南京航空航天大学可以将学位论文的全部或部 分内容编入有关数据库进行检索，可以采用影印、缩印或扫描 等复制手段保存、汇编学位论文。 （保密的学位论文在解密后适用本承诺书） 作者签名： 日 期：2015 年 6 月 24 南京航空航天大学硕士学位论文 摘 要 MIPS 是世界上很流行的一种 RISC 处理器，它采用精 HYPERLINK /doc/6004772.html 简指令系统来设计芯片。和英特尔采 用的复杂指令系统相比，RISC 具有设计更简单、设计周期更短等优点，并可以应用更多先进的 技术，开发更快的下一代处理器。 MIPS 处理器在嵌入式领域得到了广泛的应用，因此设计更加高效的 MIPS 处理器有着重要 的实用价值和经济意义。本文以 MIPS 处理器作为研究对象，以提高处理器的性能为目标，主 要实现了具有六级流水线的 64 位 MIPS 处理器。具体工作包含以下方面： 第一，研究了 MIPS64 指令集与 MIPS32 指令集的兼容性问题。分析了传统的五级流水线 处理器的时序瓶颈，提出六级流水线处理器的设计思路。对六级流水线处理器中的数据冲突和 控制冲突的问题进行简要描述，并给出解决方案，最终基于 MIPS64 指令集的子集实现一个完 整的六级流水线的 MIPS 处理器。 第二，在 Modelsim 中使用设计好的指令序列对处理器进行功能仿真。采用 Quartus II 对处 理器设计进行逻辑综合。处理器最终在 Altera 公司的 DE2 开发板上运行测试。经验证，该处理 器设计合理、功能正确，在 DE2 开发板上的时钟频率可达 81.7MHZ。 第三，研究了 cache 的结构，提出了两级数据 cache 和指令 cache 的设计思路，并对 cache 的工作原理和状态转换进行了详细论述。 关键词：RISC 体系结构，MIPS 处理器，六级流水线，cache I 基于 MIPS64 指令子集的 RISC 处理器的设计与实现 ABSTRACT MIPS is one of the most popular RISC processors in the world. It uses a reduced instruction set architecture to design chips. Compared with Intel who uses complex instruction set computer structure, RISC is simple in design, and has shorter design cycle. More advanced technology can be used to develop the next generation of faster processors RISC processors have been widely used in embedded field, so designing more efficient MIPS processor has important practical values and economic significance. This dissertation takes the MIPS processor as the research object, improving the performance of the processor as the g