基于深亚微米工艺的IP设计技术研究-微电子学与固体电子学专业论文.docxVIP

摘拦基于深亚微米工艺的IP设计技术研究 摘拦 基于深亚微米工艺的IP设计技术研究 摘 要 ．～、f随着半导体工艺技术的发展，系统芯片(SOC)设计技术越来越成为 IC业界广泛关注的焦点。功能模块化的SOC具有易于增加新功能和缩 短上市时间的显著特点，是现今IC设计业的主流设计方式。然而，设 计能力远远落后于工艺的发展，严重地阻碍了SOC的快速发展，基于 IP重用的设计方法学是当前缩小该差距的非常有效的办法。同时，深 亚微米制造技术也对传统的集成电路设计及其方法学提出了新的问题 和挑战，其中一个突出问题是时序问题。在深亚微米制造技术中，芯 片互连线延迟超过门延迟，而且随着集成电路工作频率的提高，允许 的时序容差变小，传输延迟的影响加大，设计工作难度增加。因此， 需要在深亚微米设计流程中加入静态时序分析环节，以及逻辑综合和 布局和线之间的迭代过程。本论文的主要工作是以8位微处理器杉I P 一08C0l为载体，对基于深亚微米工艺的IP设计技术进行研究√ 本论文的研究工作主要从两个方面入手：IP设计的标准化和深亚 微米设计技术。在设计流程方面分设计工作和验证工作两条主线。设 计工作包括对08C01软核的RTL级代码标准化、逻辑综合和布局布线； 验证工作包括对08C0l软核的功能验证、静态时序分析和物理验证。 在设计的不同阶段使用了不同的主流EDA工具进行辅助设计和验证， 包括s YnOP S、’s公司的逻辑综合工具De Si gn Compil e r、静态时守分析 工具Desi g Fl Primer和Cadence公司的自动布局布线工具si l i C0n Ensemb Le等。 本论文的工作将不仅为国内I P标准化设计积累经验，而且提供了 基于深亚微米工艺的中等规模I P设计的关键技术。同时，本研究的芯 片成果在性能上比Rock Well公司的6502芯片有进一步改进。 关键字：SOC I Research Research on the IP Design Methodology based on the bSM Technology Abstract with the rapid growth of silicon capability，the technol ogy promi ses new l evel s of system integration onto a sin91e chiP， normall Y termed SOC(System on a ChiP)．Functi on modulari zation， as the basi c feature of SOC．makes it to be easilY updated with new functions and shotten the product time to market，turning into the trend of the future IC industry．However，the gap between design capabilitY and the process techn0109Y becomes the obstacl e to the development of SOC。IP based design method0109y i s the most promi sing opportunity to bri dge the gap．At the same time，DSM manufacture i ssues new probl ems and chall enges to IC design and its design methodology．especiaUY the timing problem When the sili coN techn0109y comes to deep sub—micron l evel。the interconnect delay exceeds the gate delay：and because of the i ncrease of IC work frequeney，the a110wabl e errors become small er，alld the influellce of the trat]smi ssion delay gets bigger， whi ch increase the diffi culty of the circuit design．So the STA (Sta