学习情境六：发声型逻辑笔的设计.pptVIP

情境六：发声型逻辑笔的设计 明确任务： （1）数字电路的特点 （2）逻辑代数的表达方式及化简 （3）TTL与CMOS集成门电路 （4）发声型逻辑笔电路的设计 资 讯 基础知识 脉冲周期T：周期性重复的脉冲序列中，两个相邻脉冲上升沿（或下降沿）之间的时间间隔。 脉冲幅度Um：脉冲电压变化的最大值。 脉冲宽度tw：从脉冲前沿到达0.5Um起，到脉冲后沿到达0.5Um为止的一段时间。 上升时间tr：脉冲上升沿从0.1Um上升到0.9Um所需要的时间。 下降时间tf：脉冲下降沿从0.9Um下降到0.1Um所需要的时间。 占空比q；脉冲宽度与脉冲周期的比值。 （2）函数式 将输出与输入之间的逻辑关系写成与、或、非等的组合式。 特点：便于运算、化简；便于画逻辑图；不便从逻辑问题直接得到 当用Y表示举重结果时，Y与A、B、C的逻辑关系可表示为：Y=A(B+C)。 （3）逻辑图 用基本逻辑门和复合逻辑门的逻辑符号组成的对应某一逻辑功能的电路图。 特点：便于用电路实现。 （4）卡诺图 卡诺图是与变量最小项对应的小方格按一定规则排列的组成的图形；每一小方格填入一个最小项。 特点：可以准确的写出逻辑函数的最简表达式；当变量较多时卡诺图会变的十分繁琐。 三、TTL与CMOS集成电路 若集成逻辑门电路的输入和输出结构均采用半导体三极管（Transistor），则称晶体管—晶体管逻辑门电路（Transistor-Transistor Logic），简称TTL电路。 在逻辑电路中，输入输出电位的高低用电平表示，高电平是一种状态，低电平是另一种状态。根据类别不同，分为正逻辑和负逻辑两种。 集电极开路与非门电路（OC门） 若在前面图中将R7、V2、V4、VD5、VD6取消，V5集电极开路，就构成了集电极开路门（Open Collector）。OC门主要是为解决一般TTL与非门不能线与而设计的。 OC门还可以用作驱动电路，实现电平转换。 三态门（Three State Logic）电路是指逻辑门的输出除有高、低电平两种状态外，还有第三种状态——高阻状态的门电路，高阻态相当于隔断状态。该电路有一个EN控制使能端，来控制门电路的通断。当EN端信号电平有效时，门电路允许输出；当EN端信号电平无效时，门电路禁止输出，此时输出端既不是高电平又不是低电平，呈开路状态，即高阻态。 TTL集成电路逻辑门电路的使用注意事项： （1）关于电源等：对于各种集成电路，使用时一定要在推荐的工作条件范围内，否则将导致性能下降或损坏器件。 （2）关于输入端：数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平。 （3）关于输出端：具有推拉输出结构的TTL门电路的输出端不允许直接并联使用。输出端不允许直接接电源VCC或直接接地。 TTL系列集成电路分为以下几类： （1）74：标准系列，其典型电路与非门的平均传输时间tpd＝10ns，平均功耗P＝10mW。 （2）74H：高速系列，是在74系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝6ns，平均功耗P＝22mW。 （3）74S：肖特基系列，是在74H系列基础上改进得到的，其典型电路与非门的平均传输时间tpd＝3ns，平均功耗P＝19mW。 2、金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的晶体管简称MOS晶体管，有P型MOS管和N型MOS管之分。由 MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为 CMOS（ Complementary MOS）。 CMOS电路的使用注意事项： （1）CMOS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。 （2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。 （3）当接长信号传输线时，在CMOS电路端接匹配电阻。 （4）当输入端接大电容时，应该在输入端和电容间接保护电阻。 3、CMOS与TTL的电路连接 TTL到CMOS的连接。用TTL电路去驱动CMOS电路时，由于CMOS电路是电压驱动器件，所需电流小，因此电流驱动能力不会有问题，主要是电压驱动能力问题，TTL电路输出高电平的最小值为2．4V，而CMOS电路的输入高电平一般高于3．5V，这就使二者的逻辑电平不能兼容。在TTL的输出端与电源之间接一个电阻R（上拉电阻）可将TTL的电平提高到3．5V以上。 CMOS到T