大连海事大学数字逻辑电路课程设计总结报告_图文_百度文库.DOCVIP

数字逻辑电路课程设计实验总结报告 题目一：用J-K触发器设计13进制加法计数器 一、设计过程：参见设计实验报告（真值表，卡诺图）。 二、逻辑电路图： 三、电路图描述： 4个J-K触发器同步接法，每一位J-K触发器的输出端经与非门与灯泡连接（具体c参见设计报告卡诺图下表达式），4个小灯泡代表4位2进制数，左边为高位，右边为低位，小灯泡的亮、灭分别代表“1”，“0”。 四、实验结果： 小灯泡由“灭灭灭亮”依次到“亮灭亮灭”，然后到“灭灭灭灭”，代表“0001”依次累加到“1010”然后清零为“0000”，实现0~12，模13加法计数器。 题目二：用74LS194实现M=10序列为1100110101 一、设计过程：参见设计实验报告。 二、逻辑电路图： HYPERLINK /retype/zoom/0d17f7dead51f01dc281f17c?pn=1x=0y=0raww=837rawh=538o=png_6_0_0_2_211_895_633_893.25_1263.375type=picaimh=308.5304659498208md5sum=2695e35a1907d58f72d2a2567e0cc305sign=adca19447czoom=png=0-156872jpg=0-0 \t _blank 三、电路图描述： 由74LS194双向移位寄存器产生M=10的1100110101。由Q3,Q2,Q1,Q0代表194四位输出端。灯的亮灭代表10，最右边的灯代表F，即代表所产生的序列。 四、实验结果 Q3，Q2，Q1，Q0从“1100”到“1110”成一循环，F的值与之依次对应。参见设计报告真值表。 题目三：用74LS163设计0~98以内的数显电路。 一、设计过程：参见设计实验报告 HYPERLINK /retype/zoom/0d17f7dead51f01dc281f17c?pn=2x=0y=0raww=893rawh=465o=png_6_0_0_0_0_0_0_893.25_1263.375type=picaimh=249.94400895856663md5sum=2695e35a1907d58f72d2a2567e0cc305sign=adca19447czoom=png=156873-266523jpg=0-0 \t _blank 二、逻辑电路图 三、电路描述： 两位74LS163芯片分别代表56进制高地位。低位需要在9即“1001”，以及高位为5（“0101”）、低位为5（“0101”）两个状态清零，通过与非门控制。高位仅在5时（“0101”）时清零。 四、实验结果 从“00”开始计数直到“55”清零。 题目四：用74LS163和74LS151设计M=10序列为0011001101序列 一、设计过程：参见设计实验报告 HYPERLINK /retype/zoom/0d17f7dead51f01dc281f17c?pn=3x=0y=0raww=954rawh=526o=png_6_0_0_21_134_868_656_893.25_1263.375type=picaimh=264.65408805031444md5sum=2695e35a1907d58f72d2a2567e0cc305sign=adca19447czoom=png=266524-379474jpg=0-0 \t _blank 二、逻辑电路图 三、电路描述： 由74LS163,74LS151两个芯片组成。163芯片四位输出端“QD,QC,QB,QA”通过降维（参见设计报告）与151ABC三位输入端项链。151的8位置数端所置的数由降维卡诺图（参见设计报告）确定，从M0到M7分别为：0101‘Q0’111。通过163计数，再由151译码实现所设计序列。 四、实验结果： 结果与真值表一一对应，产生了0011001101的序列信号。真值表参见设计报告。 题目五：用74LS160设计电子表，要求：显示时分秒，有校时、校分功能。 一、设计过程：参见设计实验报告 二、逻辑电路图： HYPERLINK /retype/zoom/0d17f7dead51f01dc281f17c?pn=4x=0y=0raww=814rawh=514o=png_6_0_0_167_133_563_301_893.25_1263.375type=picaimh=303.0958230958231md5sum=2695e35a1907d58f72d2a2567e0cc305sign=adca19447czoom=png=379475-480984jpg=0-0 \t _blank 三、电路图描述： 因为电子中有时分秒三位，分别为24进制，60进制，60进制。所以使用6个