FPGA设计手册设计篇.pdfVIP

FPGA开发全攻略—工程师创新设计宝典 上册 基础篇 “modelsim.ini”文件中的相应 [Library] 位置。 3、 最后进入 ISE 主界面，点击“Edit”下拉菜单按纽，选中下拉菜单中的“Prefrence”选项，再选中“Intergal Tools”页面，重新指定 ModelSim 可执行文件即可。退出所有软件，以后再对赛灵思的设计进行仿真都不需要 进行库的处理了。 4. ModelSim使用方法简介 本节主要简单介绍 ModelSim SE 6. 6.2b 的使用方法，主要包括建立工程和基本 Verilog 仿真，更多的操作 方法需要在实际应用中熟悉并掌握。 1) 建立工程 使用 ModelSim 建立工程主要包括 5 个基本步骤 ： 1启动ModelSim，选择菜单“File New Poject”，会打开“Creat Project”对话框，如图5.11.11所示。在“Creat Projec”t 对话框中填写“Project Name”为“test”，然后在“Project Location”栏中选择 Project 文件的存储目录， 保留“Default Library Name”的设置为 work。点击 OK 按键确认，在 ModelSim 软件主窗口的工作区中即增加 了一个空的 Project 标签，同时弹出一个“Add items to the Project”对话框，如图 5-76 所示。 图5-76 ModelSim新建工程窗口图5-77 添加文件到工程向导示意图 2. 添加包含设计单元的文件。直接点击 Add items to the Project 对话框以后，在对话框中利用“Add Existing File”或“Create New File”选项，可以在工程中加入已经存在的文件或建立新文件。本节我们选择“Add Existing File”，弹出“Add file to the Project”对话框，如图 5-78 所示。点击对话框中的 Browse 按键，打开 ModelSim 安装路径中的 examples/tutorials /verilog/compare/ 目录，选取 sm.v 和 sm.v 文件 ( 选中多个文件时， 只需要一直按住 Ctrl 按键，用鼠标点击即可 )，再选中对话框下面的“Reference from current location”选项， 然后点击 OK 按键确认。 101. FPGA开发全攻略—工程师创新设计宝典 上册 基础篇 图5-78 ModelSIm添加文件选项示意图 3. 在工作区中的 Project 标签页中可以看到新加入的文件，单击右键，选取“Compile Compile All”命 令对加入的文件进行编译，如图 -79 所示。 图5-79 ModelSim软件中的工程编译窗口 4. 两个文件编译完后，用鼠标点击“Library”标签栏。在标签栏中用鼠标点击 work 库前面的“+”，展 开 work 库，就会看到两个编译了的设计单元。如图 5-80。 图5-80 编译后的设计单元示意图 5. 导入设计单元。双击 Library 标签页中的“test_sm”，在工作区中将会出现 sim 标签，并在右边的对 象窗口列出了 test_sm 单元所用到的信号，如图 5-81 所示。 到此，一个工程就已经建立好了，接下来的就是开始运行仿真、分析和设计调试了。选择“File Close Poject”可以关闭当前目录。 2) 基本 Verilog 仿真 在准备仿真的时候，需要完成 (1) 中的所有步骤。然后继续进 行下面的步骤 ： 102. FPGA开发全攻略—工程师创新